5M1270ZT144A5N CPLD 980MC 6.2NS 144TQFP /5M1270ZT144C5N

【产品介绍】MAX V系列低成本和低功耗CPLD提供更大的密度和每占地面积的I/O。MAX V器件的密度从40到2210个逻辑元件(32到1700个等效宏单元)和多达271个I/O，为I/O扩展、总线和协议桥接、电源监控和控制、FPGA配置和模拟IC接口等应用提供可编程解决方案。

MAX V器件具有片上闪存、内部振荡器和内存功能。与其他CPLD相比，MAX V cpld的总功耗降低了50%，只需一个电源，可以帮助您满足低功耗设计要求。

144TQFP（明佳达电子）

【规格1】5M1270ZT144C5N IC CPLD 980MC 6.2NS 144TQFP

类型：嵌入式 CPLD - 复杂可编程逻辑器件

系列：MAX V

包装方式：托盘

可编程类型：系统内可编程

延迟时间 tpd(1) 最大值：6.2 ns

供电电压 - 内部：1.71V ~ 1.89V

逻辑元件/块数：1270

宏单元数：980

I/O 数：114

工作温度：0°C ~ 85°C（TJ）

安装类型：表面贴装型

封装/外壳：144-TQFP（20x20）

【规格2】5M1270ZT144A5N

可编程类型：系统内可编程

延迟时间 tpd(1) 最大值：6.2 ns

供电电压 - 内部：1.71V ~ 1.89V

逻辑元件/块数：1270

宏单元数：980

I/O 数：114

工作温度：-40°C ~ 125°C（TJ）

安装类型：表面贴装型

封装/外壳：144-LQFP

供应商器件封装：144-TQFP（20x20）

基本产品编号：5M1270

MAX V设备系列的特点：

低成本、低功耗、非易失性CPLD架构

即时启动(0.5 ms或更短)配置时间

待机电流低至25µA，快速下电/复位操作

快速传播延迟和时钟到输出时间

内部振荡器

模拟RSDS输出支持，数据速率高达200 Mbps

模拟LVDS输出支持，数据速率高达304 Mbps

四个全局时钟，每个逻辑阵列块(LAB)有两个时钟可用

用户闪存块最高可达8kbits，用于非易失性存储，最多可达1000个读写周期

单个1.8 v外置电源为设备核心供电

多伏I/O接口，支持3.3V、2.5V、1.8V、1.5V和1.2V逻辑电平

总线友好的架构，包括可编程转换速率，驱动强度，总线保持和可编程上拉电阻

Schmitt触发器支持噪声容忍输入(每个引脚可编程)

注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！

5M1270ZT144A5N CPLD 980MC 6.2NS 144TQFP /5M1270ZT144C5N相关推荐

5M240ZT144C5N【CPLD】5M240ZT144I5N,5M570ZT100I5N满足低功耗设计
MAX V设备系列的特点: 低成本.低功耗.非易失性CPLD架构即时启动(0.5 ms或更短)配置时间待机电流低至25µA,快速下电/复位操作快速传播延迟和时钟到输出时间内部振荡器模拟RSD ...
初识FPGA（二）（FPGA与ASIC及CPLD的对比）
目录简述 ASIC和FPGA之间的比较 FPGA和CPLD之间的比较简述 ASIC是英文Application Specific Integrated Circuits的缩写,即专用集成电路,是指 ...
CPLD/FPGA的UART接口设计之系统时钟（晶振）和波特率关系
UART(UniversalAsynchronous ReceiverTransmitter,通用异步收发器)是一种广泛使用的异步串行数据通信协议.目前大多数MCU.串口通信IC等芯片或模块均支持UA ...
记录一次血崩式的CPLD不稳定 bug经验
-------------分界北京地区,4月24日,一场大雨,来得异常突然,不同寻常的天气预示着不同寻常的事情要发生.妖气弥漫了帝都,一阵狂风飘过,收到报告,你写的这个CPLD程序门控有不正常了,又 ...
记录一次CPLD资源过少、时序伪例的解决办法
文章目录 1.背景: 2.代码 3.心得 1.背景: CPLD虽然是几乎淘汰产品,但是体积非常小,而且不需要额外的EPCS存储器,所以完成简单的时序来说,也有尚存的一席之地. 这次使用的是MAX V系 ...
[EDA]FPGA/CPLD 设计流程步骤及步骤概念
EDA(以 FPGA/CPLD 设计为例)流程步骤 1.设计输入 2.全程编译 3.仿真验证 4.编程下载 5.硬件测试设计输入原理图/HDL文本编辑或其他输入方式把电路系统输入到EDA平台中. ...
[转载]FPGA/CPLD重要设计思想及工程应用(时序及同步设计)
来源:http://www.eetop.cn/blog/html/11/317611-13412.html 数字电路中,时钟是整个电路最重要.最特殊的信号. 第一, 系统内大部分器件的动作都是在时钟的 ...
FPGA/CPLD状态机稳定性研究
摘要在FPGA/CPLD设计中频繁使用的状态机,常出现一些稳定性问题,本文提出了一些解决方法,实验表明该方法有效地提高了综合效率. 随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL( ...
chipsel语言_用VHDL语言对FPGA和CPLD器件进行开发时应注意的事项
第25卷第4期苏州大学学报(工科版)Vol.25No.4 2005年8月JOURNA L OF SOOCH OW UNIVERSIT Y(ENGINEERING SCIENCE E DI ...

5M1270ZT144A5N CPLD 980MC 6.2NS 144TQFP /5M1270ZT144C5N

5M1270ZT144A5N CPLD 980MC 6.2NS 144TQFP /5M1270ZT144C5N相关推荐

最新文章

热门文章