高阻态（High resistance state）

高阻态，指的是电路的一种输出状态，既不是高电平也不是低电平。
如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样。
如果用万用表测的话有可能是高电平也有可能是低电平，随它后面接的东西定。

高阻态的实质：
电路分析时，高阻态可做开路理解。你可以把它看作输出（输入）电阻非常大。它的极限可以认为悬空。
也就是说，理论上高阻态不是悬空，它是对地或对电源 电阻极大的状态。而实际应用上，与引脚的悬空几乎是一样的。

高阻态（High resistance state）相关推荐

上拉电阻下拉电阻高阻态
上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用.下拉同理. 上拉电阻是用来解决总线驱动能力不足时提供电流的,一般说法是拉电流.下拉电阻是用来吸收电流的,也就是我们通常所说的灌电流. ...
单片机小白学步系列（二十三） IO口原理知识补充：双向IO口、互补推挽、高阻态
由于之前考虑不周,本篇在IO口原理知识的基础上,进一步补充一些知识. ================================================= 双向IO口的输出:互补推挽在 ...
三态门三个状态vhdl_温故知新，高阻态和三态门
欢迎FPGA工程师加入官方微信技术群高阻态高阻态这是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样, ...
（7）ISE14.7无用引脚设置上下拉或高阻态（FPGA不积跬步101）
名言:在一个领域不断增加深度,你会成为该领域专家. 1 FPGA设计中没有使用的IO管脚如何处理? 根据设计要求一般会设置为上拉.下拉或者高阻态.ISE14.7未使用管脚默认设置为下拉.实际设计中一般 ...
51单片机的io口可不可以接gnd_纯干货！简析单片机中的高阻态
在我们刚一开始接触到51单片机的时候对P0口必须加上上拉电阻,否则P0就是高阻态. 对这个问题可能感到疑惑,为什么是高阻态?加上拉电阻?今天针对这一概念进行简单讲解.高阻态高阻态这是一个数字电路里常 ...
吸电流、拉电流、灌电流、上拉电阻、下拉电阻、高阻态等基础知识普及
吸电流.拉电流输出.灌电流输出拉即泄,主动输出电流,从输出口输出电流: 灌即充,被动输入电流,从输出端口流入: 吸则是主动吸入电流,从输入端口流入. 吸电流和灌电流就是从芯片外电路通过引脚流入芯片内 ...
高阻态是0还是1_FPGA/ASIC笔试面试题集锦（1）知识点高频复现练习题
写在前面正文内容简述ASIC设计流程,并列举出各部分用到的工具? 简述FPGA的开发流程? 名词解释数制转换什么是竞争和冒险?如何消除? 2分频描述简述建立时间和保持时间,画图表示? 简述触 ...
1178_hardware_basic_什么是高阻态
全部学习汇总: https://github.com/GreyZhang/g_hardware_basic 下面的基础信息来自于搜狗百科. 关键点: 1. 这个术语是用在数字电路里里面的,一般使用字母 ...
单片机IO口悬空，高阻态究竟是什么意思？
悬空,顾名思义,就是不接任何器件啦高阻态:无上拉和无下拉,对外表现出电平不确定性不是所有的单片机都支持三态输出.三态输出一般由寄存器控制,需进行配置. 高阻态既然无确定电平,怎么能做输出呢?把一个 ...

高阻态（High resistance state）

高阻态（High resistance state）相关推荐

最新文章

热门文章