altera系列fifo和ram
altera系列fifo和ram
- 一、RAM
- （一）单端口RAM
- （二）双口RAM
- 1.简单双口RAM
- 2.真双口RAM
- 3.其他（关于ROM）
- （三）端口信号
- 1.写操作触发条件
- 2.时钟模式和时钟使能
- 3.端口宽度
- 4.地址时钟使能
- 5.字节使能
- 6.异步清零
- （四）端口列表
- 1.ALTSYNCRAM（ALTERA同步RAM）
- 2.ALTDPRAM
- 3.区别
- （五）时序图
- 二、FIFO
- （一）图解
- （二）分析
- 1.功能时序（部分）
- 2.延迟
- 3.模式
- （三）时序图
一、RAM
（一）单端口RAM
| 端口名称 | 简介 |
|---|---|
| data | RAM写入数据端口 |
| address | 地址 |
| wren | 写使能信号，高电平有效，高电平时RAM中的数据才能被读出 |
| rden | 读使能信号，高电平有效，高电平时RAM中的数据才能被读出 |
| clken | 时钟使能信号，用于控制时钟是否有效 |
| aclr | 异步复位信号，高电平有效 |
| addressstall | 地址时钟使能端口是一个活动的高异步控制信号，只要该信号被启用，它就会一直保持先前的地址值 |
| Inclock/outclock | 单口RAM端口支持双时钟模式和单时钟模式。在双时钟模式下，输入时钟控制存储器模块的输入寄存器，其中包括数据、地址、wren以及rden寄存器；输出时钟控制数据输出寄存器。在单时钟模式下，没有Inclock信号与outclock信号之分，只有一个clock信号，可以通过单时钟以及时钟使能来控制M9K存储器模块中的所有寄存器。 |
（二）双口RAM
分为简单双口RAM和真双口RAM两种：
1.简单双口RAM
简单双口RAM：一组读数据和读地址线，一组写数据和写地址线，能同时进行读和写操作，但不能同时对同一地址进行读和写操作。
2.真双口RAM
真双口RAM：有两组读数据线线与地址线，两组写数据线与写地址线；能同时进行两个端口读，能同时进行两个端口写，也能一个端口读同时另一个端口写。这个真双口RAM其实就是两个单口RAM组合在一起构成的，只是真双口RAM里的两个单口RAM是操作的同一片存储空间。
3.其他（关于ROM）
（三）端口信号
1.写操作触发条件
2.时钟模式和时钟使能
3.端口宽度
4.地址时钟使能
5.字节使能
Altera 建议您使用 ALTSYNCRAM 宏功能为单端口 RAM、双端口 RAM、单端口 ROM 和双端口 ROM 构建同步存储器功能。 如果要创建异步读取双端口 RAM 支持，请使用 ALTDPRAM 宏功能。
6.异步清零
（四）端口列表
1.ALTSYNCRAM（ALTERA同步RAM）
注解：altsyncram
alt:ALTERA公司
sync：同步同步
RAM的IP核，用来读写数据的
2.ALTDPRAM
3.区别
Altera 建议使用 ALTSYNCRAM（同步） 宏功能为单端口 RAM、双端口 RAM、单端口 ROM 和双端口 ROM 构建同步存储器功能。 如果要创建异步读取双端口 RAM 支持，请使用 ALTDPRAM 宏功能。
（五）时序图
二、FIFO
（一）图解
（二）分析
1.功能时序（部分）
2.延迟
3.模式
（三）时序图
altera系列fifo和ram相关推荐
- Xilinx ip核之FIFO和RAM
根据网上资料和自己理解整合而成,参考文章和代码链接在文章结尾. FIFO和RAM 1. FIFO FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,他与普通存储器 ...
- ALTERA系列的FPGA通过RS232串口在线升级
ARM系列的芯片(例如STM32系列)可以通过YMODEM协议实现在线升级,在芯片中写入BOOT程序.APP程序就可以实现.那FPGA可以这样做吗,答案是可以的.要想搞清楚流程就必须了解FPGA的启动 ...
- 奋斗的小孩系列 FPGA学习altera系列: FPGA学习altera 系列 第二十一篇 数码管设计
奋斗的小孩系列 FPGA学习altera系列: FPGA学习altera 系列 第二十一篇 数码管设计 作者:奋斗的小孩 郝旭帅(转载请注明出处) 大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是 ...
- FPGA学习altera 系列 第十七篇 自动售货机设计
今天给大侠带来"FPGA学习系列 altera"系列,持续更新.此学习心得是本人之前所写,所用设计软件为Quartus II 13.1,现Quartus II 新版本已更新到19+ ...
- 奋斗的小孩系列 FPGA学习altera系列: 第十七篇 自动售货机设计
奋斗的小孩系列 FPGA学习altera系列: 第十七篇 自动售货机设计 作者:奋斗的小孩 郝旭帅(转载请注明出处) 大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术 ...
- 奋斗的小孩系列 FPGA学习altera系列: 第十篇 按键控制LED
奋斗的小孩系列 FPGA学习altera系列: 第十篇 按键控制LED 作者:奋斗的小孩 郝旭帅(转载请注明出处) 大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPGA技术江 ...
- 奋斗的小孩系列 FPGA学习altera系列: 第七篇 添加激励及功能仿真操作
奋斗的小孩系列 FPGA学习altera系列: 第七篇 添加激励及功能仿真操作 作者:奋斗的小孩 郝旭帅(转载请注明出处) 大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分.大侠可以关注FPG ...
- 数字IC设计系列----单端口RAM、双端口RAM、同步FIFO、异步FIFO
目录 一.单端口RAM原理及实现 1.1.原理 1.2.Verilog实现 1.3.优缺点分析 2.双端口RAM原理及实现 2.1.原理 2.2.Verilog实现 2.3.优缺点分析 ...
- 双口FIFO与RAM
FIFO 该部分转载自 异步FIFO-Verilog实现 异步FIFO设计 一.FIFO简介 FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,它与普通存储器的区 ...
最新文章
- 河北省医疗卫生数据中心案例简介
- SPL--Serializable
- Solaris 11的ip地址配置
- Linux挂载Linux共享文件夹
- 【新年快乐】缤纷多彩的Vue点赞组件
- C++Primer第五版——习题答案详解（九）
- SQL Server Management Studio清除历史登陆记录
- cocos2dX之一——安卓环境搭建
- 前端工程师需要学习ps 吗_转行学习web前端开发，需要哪些工具和需要学习什么？...
- mysql添加外键约束的语法_Mysql添加外键约束.
- 第3讲 zend原理剖析
- Ubuntu16.04安装ROS Kinetic详细过程
- Engineering Dynamics 2 --- 动量和角动量
- RANSAC算法理解
- 英语语法基础06(长难句训练)
- linux 卸载dnw命令,《转载》linux下利用dnw烧写文件，dnw安装与配置
- 华为OD机试 - 最短耗时（C++） | 附带编码思路 【2023】
- 【Python学习】（9）[Errno 2]No such file or directory:'calibri.ttf'
- Posix 接口笔记
- 字符和文档识别的四十年研究