Verilog乘法器

32位无符号乘法器

使用Verilog实现32位无符号乘法器：

求x+y，其中x与y都是32位

介绍三种方法：

循环迭代，但用这种方法综合出来的电路会出现32级电路，延时较大，不推荐
Wallace树形乘法器
如下方法

一种简单的做法：

开32个64位的寄存器store-i（0<=i<64)
对于a，逐位判断是否为0

若为0，则寄存器store-i填充为64’b0
若为1，则寄存器store-i填充为{32-i’b0,b,i’b0}

然后将store-i依次累加则得到结果（分5级累加）

代码如下：

module MULTU(input clk,input reset,input [31:0] a,input [31:0] b,output [63:0] z);reg [63:0] temp;reg [63:0] stored0;reg [63:0] stored1;reg [63:0] stored2;reg [63:0] stored3;reg [63:0] stored4;reg [63:0] stored5;reg [63:0] stored6;reg [63:0] stored7;reg [63:0] stored8;reg [63:0] stored9;reg [63:0] stored10;reg [63:0] stored11;reg [63:0] stored12;reg [63:0] stored13;reg [63:0] stored14;                    reg [63:0] stored15;reg [63:0] stored16;reg [63:0] stored17;reg [63:0] stored18;reg [63:0] stored19;reg [63:0] stored20;reg [63:0] stored21;reg [63:0] stored22;reg [63:0] stored23;reg [63:0] stored24;reg [63:0] stored25;reg [63:0] stored26;reg [63:0] stored27;reg [63:0] stored28;reg [63:0] stored29;reg [63:0] stored30;reg [63:0] stored31;reg [63:0] add0_1;reg [63:0] add2_3;reg [63:0] add4_5;reg [63:0] add6_7;reg [63:0] add8_9;reg [63:0] add10_11;reg [63:0] add12_13;reg [63:0] add14_15;reg [63:0] add16_17;                    reg [63:0] add18_19;reg [63:0] add20_21;reg [63:0] add22_23;reg [63:0] add24_25;reg [63:0] add26_27;reg [63:0] add28_29;reg [63:0] add30_31;reg [63:0] add0t1_2t3;reg [63:0] add4t5_6t7;reg [63:0] add8t9_10t11;reg [63:0] add12t13_14t15;reg [63:0] add16t17_18t19;reg [63:0] add20t21_22t23;reg [63:0] add24t25_26t27;                        reg [63:0] add28t29_30t31;reg [63:0] add0t1_2t3_4t5_6t7;reg [63:0] add8t9_10t11_12t13_14t15;reg [63:0] add16t17_18t19_20t21_22t23;reg [63:0] add24t25_26t27_28t29_30t31;reg [63:0] add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15;reg [63:0] add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31;always @(posedge clk or negedge reset)beginif(!reset)begintemp<=0;stored0<=0;stored1<=0;stored2<=0;stored3<=0;stored4<=0;stored5<=0;stored6<=0;stored7<=0;stored8<=0;stored9<=0;stored10<=0;stored11<=0;stored12<=0;stored13<=0;stored14<=0;stored15<=0;stored16<=0;stored17<=0;stored18<=0;stored19<=0;stored20<=0;stored21<=0;stored22<=0;stored23<=0;stored24<=0;stored25<=0;stored26<=0;stored27<=0;stored28<=0;stored29<=0;stored30<=0;stored31<=0;add0_1<=0;add2_3<=0;add4_5<=0;add6_7<=0;add8_9<=0;add10_11<=0;add12_13<=0;add14_15<=0;add16_17<=0;add18_19<=0;add20_21<=0;add22_23<=0;add24_25<=0;add26_27<=0;add28_29<=0;add30_31<=0;add0t1_2t3<=0;add4t5_6t7<=0;add8t9_10t11<=0;add12t13_14t15<=0;add16t17_18t19<=0;add20t21_22t23<=0;add24t25_26t27<=0;add28t29_30t31<=0;add0t1_2t3_4t5_6t7<=0;add8t9_10t11_12t13_14t15<=0;add16t17_18t19_20t21_22t23<=0;add24t25_26t27_28t29_30t31<=0;add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15<=0;add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31<=0;endelse beginstored0<=b[0]?{32'b0,a}:64'b0;stored1<=b[1]?{31'b0,a,1'b0}:64'b0;stored2<=b[2]?{30'b0,a,2'b0}:64'b0;stored3<=b[3]?{29'b0,a,3'b0}:64'b0;stored4<=b[4]?{28'b0,a,4'b0}:64'b0;stored5<=b[5]?{27'b0,a,5'b0}:64'b0;stored6<=b[6]?{26'b0,a,6'b0}:64'b0;stored7<=b[7]?{25'b0,a,7'b0}:64'b0;stored8<=b[8]?{24'b0,a,8'b0}:64'b0;stored9<=b[9]?{23'b0,a,9'b0}:64'b0;stored10<=b[10]?{22'b0,a,10'b0}:64'b0;stored11<=b[11]?{21'b0,a,11'b0}:64'b0;stored12<=b[12]?{20'b0,a,12'b0}:64'b0;stored13<=b[13]?{19'b0,a,13'b0}:64'b0;stored14<=b[14]?{18'b0,a,14'b0}:64'b0;stored15<=b[15]?{17'b0,a,15'b0}:64'b0;stored16<=b[16]?{16'b0,a,16'b0}:64'b0;stored17<=b[17]?{15'b0,a,17'b0}:64'b0;stored18<=b[18]?{14'b0,a,18'b0}:64'b0;stored19<=b[19]?{13'b0,a,19'b0}:64'b0;stored20<=b[20]?{12'b0,a,20'b0}:64'b0;stored21<=b[21]?{11'b0,a,21'b0}:64'b0;stored22<=b[22]?{10'b0,a,22'b0}:64'b0;stored23<=b[23]?{9'b0,a,23'b0}:64'b0;                                        stored24<=b[24]?{8'b0,a,24'b0}:64'b0;stored25<=b[25]?{7'b0,a,25'b0}:64'b0;stored26<=b[26]?{6'b0,a,26'b0}:64'b0;stored27<=b[27]?{5'b0,a,27'b0}:64'b0;stored28<=b[28]?{4'b0,a,28'b0}:64'b0;stored29<=b[29]?{3'b0,a,29'b0}:64'b0;stored30<=b[30]?{2'b0,a,30'b0}:64'b0;stored31<=b[31]?{1'b0,a,31'b0}:64'b0;add0_1<=stored0+stored1;add2_3<=stored2+stored3;add4_5<=stored4+stored5;add6_7<=stored6+stored7;add8_9<=stored8+stored9;add10_11<=stored10+stored11;add12_13<=stored12+stored13;add14_15<=stored14+stored15;add16_17<=stored16+stored17;add16_17<=stored16+stored17;add18_19<=stored18+stored19;                            add20_21<=stored20+stored21;add22_23<=stored22+stored23;add24_25<=stored24+stored25;add26_27<=stored26+stored27;add28_29<=stored28+stored29;add30_31<=stored30+stored31;add0t1_2t3<=add0_1+add2_3;add4t5_6t7<=add4_5+add6_7;add8t9_10t11<=add8_9+add10_11;add12t13_14t15<=add12_13+add14_15;add16t17_18t19<=add16_17+add18_19;add20t21_22t23<=add20_21+add22_23;add24t25_26t27<=add24_25+add26_27;add28t29_30t31<=add28_29+add30_31;add0t1_2t3_4t5_6t7<=add0t1_2t3+add4t5_6t7;add8t9_10t11_12t13_14t15<=add8t9_10t11+add12t13_14t15;add16t17_18t19_20t21_22t23<=add16t17_18t19+add20t21_22t23;add24t25_26t27_28t29_30t31<=add24t25_26t27+add28t29_30t31;add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15<=add0t1_2t3_4t5_6t7+add8t9_10t11_12t13_14t15;add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31<=add16t17_18t19_20t21_22t23+add24t25_26t27_28t29_30t31;temp<=add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15+add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31;end  endassign z=temp;endmodule

32位带符号乘法器

使用Wallace树形乘法器实现

module MULT(input clk,input reset,input [31:0] a,input [31:0] b,output [63:0] z);reg [31:0] a_bi[31:0];integer i,j;always @(posedge clk)beginfor(i=0;i<32;i=i+1)beginfor(j=0;j<32;j=j+1)begina_bi[i][j]=a[i]&b[j];endendfor(i=0;i<32;i=i+1)begina_bi[i][31]=~(a[i]&b[31]);endfor(j=0;j<32;j=j+1)begina_bi[31][j]=~(a[31]&b[j]);enda_bi[31][31]=a[31]&b[31];endassign z=(~reset)?64'b0:((((({32'b1,a_bi[0][31],a_bi[0][30:0]}+{31'b0,a_bi[1][31],a_bi[1][30:0],1'b0})+({30'b0,a_bi[2][31],a_bi[2][30:0],2'b0}+{29'b0,a_bi[3][31],a_bi[3][30:0],3'b0}))+(({28'b0,a_bi[4][31],a_bi[4][30:0],4'b0}+{27'b0,a_bi[5][31],a_bi[5][30:0],5'b0})+({26'b0,a_bi[6][31],a_bi[6][30:0],6'b0}+{25'b0,a_bi[7][31],a_bi[7][30:0],7'b0})))+((({24'b0,a_bi[8][31],a_bi[8][30:0],8'b0}+{23'b0,a_bi[9][31],a_bi[9][30:0],9'b0})+({22'b0,a_bi[10][31],a_bi[10][30:0],10'b0}+{21'b0,a_bi[11][31],a_bi[11][30:0],11'b0}))+(({20'b0,a_bi[12][31],a_bi[12][30:0],12'b0}+{19'b0,a_bi[13][31],a_bi[13][30:0],13'b0})+({18'b0,a_bi[14][31],a_bi[14][30:0],14'b0}+{17'b0,a_bi[15][31],a_bi[15][30:0],15'b0}))))+(((({16'b0,a_bi[16][31],a_bi[16][30:0],16'b0}+                                       {15'b0,a_bi[17][31],a_bi[17][30:0],17'b0})+({14'b0,a_bi[18][31],a_bi[18][30:0],18'b0}+{13'b0,a_bi[19][31],a_bi[19][30:0],19'b0}))+(({12'b0,a_bi[20][31],a_bi[20][30:0],20'b0}+{11'b0,a_bi[21][31],a_bi[21][30:0],21'b0})+({10'b0,a_bi[22][31],a_bi[22][30:0],22'b0}+{9'b0,a_bi[23][31],a_bi[23][30:0],23'b0})))+((({8'b0,a_bi[24][31],a_bi[24][30:0],24'b0}+{7'b0,a_bi[25][31],a_bi[25][30:0],25'b0})+({6'b0,a_bi[26][31],a_bi[26][30:0],26'b0}+{5'b0,a_bi[27][31],a_bi[27][30:0],27'b0}))+(({4'b0,a_bi[28][31],a_bi[28][30:0],28'b0}+{3'b0,a_bi[29][31],a_bi[29][30:0],29'b0})+({2'b0,a_bi[30][31],a_bi[30][30:0],30'b0}+{1'b1,a_bi[31][31],a_bi[31][30:0],31'b0})))));endmodule

Verilog乘法器相关推荐

verilog乘法器以及booth编码改进
第一章整数乘法器 1.1 整数的概念整数在IEEE 的规定上有,短整数short integer , 中整数integer 和长整数long integer ,它们之间的关系如下: 整数字节空 ...
Verilog 乘法器
30那个地方改仿真的时长,默认是10us(但实际上好像是1us) 这里改成30us //加载被乘数,运算时每次左移一位 (这里把被乘数位拓展了) reg [63:0] multiplica ...
verilog乘法器——基于Booth算法和Wallace树
加法器半加器半加器实现两个二进制数相加的功能,不考虑低位进位. 半加器真值表半加器逻辑表达式 S = A ^ B Cout = AB 半加器逻辑图全加器全加器实现两个二进制数和一个进位信号相 ...
基于Basys2的Booth乘法器的设计
目录一.设计指标(老样子,鲲鲲定的,我直接贴上来) 二.Booth乘法原理三.Verilog代码 1.Booth乘法器: 2.显示转换模块: 3.数值位译码器: 4.符号位译码器: 5.时钟分频模 ...
FPGA学习之路—应用程序—原码二位乘法器及Verilog代码分析
FPGA学习之路--原码二位乘法器及Verilog代码分析原理原码乘法可以分为原码一位乘和原码二位乘,两者在实现规则上大同小异.原码一位乘每次判断乘数的最低位,对被乘数和部分积进行相应操作.而原码 ...
Verilog编程之乘法器的实现
知识储备首先来回顾一下乘法是如何在计算机中实现的. 假设现在有两个32位带符号定点整数x和y,我们现在要让x和y相乘,然后把乘积存放在z中,大家知道,两个32位数相乘,结果不会超过64位,因此z的长 ...
【Verilog】布斯算法（Booth Algorithm）乘法器的 Verilog 实现
目录布斯算法介绍计算步骤计算流程图举个栗子 Verilog 实现设计思想 Verilog 代码 TestBench 代码仿真波形布斯算法介绍 Booth 的算法检查有符号二的补码表示中 ...
基2-booth乘法器原理及verilog代码
1.booth乘法器原理对于一个n位的有符号二进制数B,首位是0则B可以表示为: 首位是1,B[n-2:0]是实际数字的补码,所以可以得到 . 可以得到合并的公式如下所示: 将公式展开: 除了n-1 ...
Verilog实现---IEEE标准的单精度浮点乘法器
目录 1.实现目标 2.原理说明 3.设计说明 4.Verilog代码后言 1.实现目标 2.原理说明首先要懂得浮点乘法器的工作原理与如何编码运算的过程,这里给出两个参考Blog. 浮点加法.减法 ...

Verilog乘法器

32位无符号乘法器

32位带符号乘法器

Verilog乘法器相关推荐

最新文章

热门文章