on-chip-bus（四）AXI总线：突发长度、突发大小以及非对齐传输的理解

2024-05-13 19:07:22

1.突发长度、突发大小

突发长度（burst length）：指在一次突发传输中进行的数据传输次数，用AxLEN字段标识。由于标识值是从0开始的，实际的突发长度应为标识值+1，即突发长度=AxLEN + 1.

突发大小（burst size）:指突发传输中的每次数据传输的字节数，用AxSIZE字段标示。

突发大小=2^AxSIZE

2.非对齐传输（Unaligned Transfer）

首先需要理解地址的对齐传输：在ARM的32bit的地址总线中，其最低两位[1：0]=0，所以从第三位开始，地址也就是4的倍数，如0x00，0x04，0x08等，都是对齐的。

AHB总线只支持对齐传输，而AXI协议支持地址的非对齐传输。在AXI传输中，只需要在传输时给出首地址，其后的传输地址都是由首地址和突发大小、突发类型决定的。在第一笔数据的传输时，如果首地址不是对齐的，那么主设备会在第一笔传输中对数据进行填充，直到首次传输填充至地址对齐，然后，再用WSTRB信号将填充的数据标记为无效。这样，之后的传输地址也就都是对齐的了。

举个例子，假设AwLEN = 3， AwSIZE=2，首地址为0x01，如图，则：

突发长度=AwLEN+1=4,

突发大小=2^2=4bytes=32bits

图中传输的首地址为0x01，是非对齐的。AXI协议就会对0x00地址进行填充，并用WSTRB信号标记，这样传输的首地址就是0x00了。这么一来，随后三笔的传输自然就都是对齐的了。需注意的是，这笔突发传输的第一笔有效数据，在master端和slave端都是3bytes，因为第一byte的数据已经被标记为无效了，该地址的数据是被填充以满足传输地址对齐的需求。

on-chip-bus（四）AXI总线：突发长度、突发大小以及非对齐传输的理解相关推荐

AMBA 系列之 AXI 总线协议
目录 0.绪论 1.简介 1.1 AXI协议特点 1.2 AXI 读写架构 1.3 接口和互联 1.4 复位 2. 信号描述 2.1 全局信号 2.2 写地址通道信号 2.3 写数据通道信号 2.4 ...
AMBA 系列之 AXI 总线协议初探
目录 0.绪论 1.简介 1.1 AXI协议特点 1.2 AXI 读写架构 1.3 接口和互联 1.4 复位 2. 信号描述 2.1 全局信号 2.2 写地址通道信号 2.3 写数据通道信号 2.4 ...
AXI总线学习（AXI34）
AXI总线学习 AXI协议的主要特征主要结构通道定义读写地址通道读数据通道写数据通道写操作回应信号接口和互联寄存器片基本传输 Read burst Overlapping read ...
AXI 总线协议学习笔记（4）
引言前面两篇博文从简单介绍的角度说明了 AXI协议规范. AXI 总线协议学习笔记(2) AXI 总线协议学习笔记(3) 从本篇开始,详细翻译并学习AXI协议的官方发布规范. 文档中的时序图说明: ...
AMBA总线理解-AXI总线
AXI的设计目标是可以在高始终频率下运行,并且在迟滞时间长的情况下也可以达到高数据吞吐率.他可以将读/写请求和读/写结果相互分离,将数据写入和数据读出的信号分类,并且可以同时进行写入和读出的动作,因此 ...
Axi：名词解释、乱序、间插、卷绕、窄带访问、非对齐访问、OST
信号说明: AWBURST.ARBURST: 指示burst type,有3种burst类型. Fixed:固定地址模式,每次burst传输首地址固定,用于访问FIFO INC:递增递增模式,每次传输 ...
36_2 On Chip Bus —— AXI总线介绍
目录 1.AXI总线介绍(读2写3) 1.1流量控制 1.2 AXI signals 信号线 1.3重点信号线的介绍 1.4原子操作--让读改写一套操作永远是一个master对一个slave 1.5 ...
AMBA、AHB、APB、AXI总线
AMBA.AHB.APB总线 * AMBA (Advanced Microcontroller Bus Architecture) 高级微处理器总线架构 * AHB (Advanced High-pe ...
深度解读AMBA、AHB、APB、AXI总线
什么是AMBA? 现如今,集成电路芯片的规模越来越大.数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SoC设计中得到了广泛应用.在基于IP复用的SoC设计中,片上总线设计是最关键 ...

最新文章

热门文章