2022 buaa CO P6

by psfott

设计概述

设计说明
- 支持指令：
  add, sub, and, or, slt, sltu, lui
  addi, andi, ori
  lb, lh, lw, sb, sh, sw
  mult, multu, div, divu, mfhi, mflo, mthi, mtlo
  beq, bne, jal, jr
- 处理器为五级流水线设计
遇到的bug：
- 偷懒没写宏，把4’b1111写成了1111
- 没有仔细研究课程组给的tb，sb和sh的实现机制没有搞懂

工程模块

在P5的基础上增加了三个模块，分别为E_MDU,M_BE,M_DE

E_MDU(乘除模块)

信号名	方向	位宽	描述
clk	I	1	时钟信号
reset	I	1	异步复位信号
srcA	I	32	参与乘除运算的第一个值
srcB	I	32	参与乘除运算的第二个值
MDUop	I	4	乘除模块控制信号
Dout	O	32	运算结果
busy	O	1	busy信号（改阻塞）

乘除模块行为约定如下：
- 我们假定乘除法部件的执行乘法的时间为 5 个时钟周期，执行除法的时间为 10 个时钟周期（包含写入内部的 HI 和 LO 寄存器）
- 自 Start 信号有效后的第 1 个 clock 上升沿开始，乘除法部件开始执行运算，同时将 Busy 置位为 1。
- 在运算结果保存到 HI 寄存器和 LO 寄存器后，Busy 位清除为 0。
- 当 Busy 信号或 Start 信号为 1 时，mult, multu, div, divu, mfhi, mflo, mthi, mtlo 等乘除法相关的指令均被阻塞在 D 流水级。
- 数据写入 HI 寄存器或 LO 寄存器，均只需 1 个时钟周期。
具体代码实现：只要想明白时钟周期的控制其实蛮容易的，特别注意$signed

    if(cycle == 0) beginif(mtlo) lo <= srcA;if(mthi) hi <= srcA;if(mult) beginBusy <= 1;cycle <= 5;{temp_hi,temp_lo} <= $signed(srcA) * $signed(srcB);endif(multu) beginBusy <= 1;cycle <= 5;{temp_hi,temp_lo} <= srcA * srcB;endif(div) beginBusy <= 1;cycle <= 10;temp_lo <= $signed(srcA) / $signed(srcB);temp_hi <= $signed(srcA) % $signed(srcB);endif(divu) beginBusy <= 1;cycle <= 10;temp_lo <= srcA / srcB;temp_hi <= srcA % srcB;endendelse if(cycle == 1) begincycle <= 0;Busy <= 0;hi <= temp_hi;lo <= temp_lo; end else begincycle <= cycle - 1;end

M_BE(字节扩展模块)

信号名	方向	位宽	描述
DMWr	I	1	写DM使能信号
DMType	I	3	DM字节扩展选择信号
A	I	32	32位待写入地址
byteen	O	4	字节使能信号

结合课程组所给tb，新增字节扩展模块计算byteen，用于扩展sw、sh、sb指令

    always @(*) beginif(DMWr) begincase(DMTYpe)3'b010 : beginif(A[1:0] == 2'b00)      byteen = 4'b0001;else if(A[1:0] == 2'b01) byteen = 4'b0010;else if(A[1:0] == 2'b10) byteen = 4'b0100;else                     byteen = 4'b1000; end //sb3'b100 : beginif(A[1] == 1'b0) byteen = 4'b0011;else byteen = 4'b1100;end //sh3'b000 : beginbyteen = 4'b1111;end //swdefault : byteen = 4'b0000;endcaseendelse beginbyteen = 4'b0000;endend

tips:注意官方tb的写法如下：

if (m_data_byteen[3]) fixed_wdata[31:24] = m_data_wdata[31:24];
if (m_data_byteen[2]) fixed_wdata[23:16] = m_data_wdata[23:16];
if (m_data_byteen[1]) fixed_wdata[15: 8] = m_data_wdata[15: 8];
if (m_data_byteen[0]) fixed_wdata[7 : 0] = m_data_wdata[7 : 0];

所以传入的待写入DM的数据应该有所修改

assign m_data_wdata = (byteen_M == 4'b1100) ? {M_WD[15:0],{16{1'b0}}} :(byteen_M == 4'b0010) ? {{16{1'b0}},M_WD[7:0],{8{1'b0}}} :(byteen_M == 4'b0100) ? {{8{1'b0}},M_WD[7:0],{16{1'b0}}} :(byteen_M == 4'b1000) ? {M_WD[7:0],{24{1'b0}}} :M_WD;

M_DE(数据扩展模块)

信号名	方向	位宽	描述
A	I	32	32位地址
DMTYpe	I	3	数据扩展控制码
Din	I	32	输入的32位待扩展数据
Dout	O	32	扩展后的32位数据

该模块用于扩展lw,lh,lhu,lb,lbu指令
Din直接接m_data_rdata
具体实现（推荐用宏，笔者懒惰了就把初稿粘在这里）

  always @(*) begincase(DMTYpe)3'b000 : beginDout = Din;end //lw3'b011 : beginif(A[1] == 1'b0) Dout = {{16{1'b0}},Din[15:0]};else Dout = {{16{1'b0}},Din[31:16]};end //lhu3'b100 : beginif(A[1] == 1'b0) Dout = {{16{Din[15]}},Din[15:0]};else Dout = {{16{Din[31]}},Din[31:16]};end //lh3'b001 : beginif(A[1:0] == 2'b00) Dout = {{24{1'b0}},Din[7:0]};else if(A[1:0] == 2'b01) Dout = {{24{1'b0}},Din[15:8]};else if(A[1:0] == 2'b10) Dout = {{24{1'b0}},Din[23:16]};else Dout = {{24{1'b0}},Din[31:24]};end //lbu3'b010 : beginif(A[1:0] == 2'b00) Dout = {{24{Din[7]}},Din[7:0]};else if(A[1:0] == 2'b01) Dout = {{24{Din[15]}},Din[15:8]};else if(A[1:0] == 2'b10) Dout = {{24{Din[23]}},Din[23:16]};else Dout = {{24{Din[31]}},Din[31:24]};end //lbendcaseend

阻塞与转发

转发：
- MDU计算会产生结果M_MO,可以用mux与M_AO合并传入M_reg
- 转发通路与P5相似
阻塞：
- 新增指令类型：mt(写HI/LO寄存器),mf(读HI/LO寄存器),md(乘除计算指令)
- if(mt || md) Tuse_rs = 2’d1;
- if(md) Tuse_rt = 2’d1;
- if(mf) Tnew_D = 2’d2;
- 乘除计算时要阻塞：wire Stall_md = (MDUop_D != 4’b0000) && (busy_E);

测试方案：

测试新增计算指令(注意addi是sign_extend)：

测试存储指令

测试跳转指令
//···

思考题：

为什么需要有单独的乘除法部件而不是整合进 ALU？为何需要有独立的 HI、LO 寄存器？

如果乘法部件整合到ALU中，那么在乘除法运算延迟的过程中，其他指令因为无法使用ALU而无法继续执行。而且可能超32位，ALU会产生溢出。而单独的乘除法部件可以保证在运算延迟的过程中，其他无关指令仍然可以正常访问ALU并执行，提高执行速度。
HI和LO寄存器是只与乘除法有关的用于存放结果的两个寄存器。由高内聚，低耦合原则，应该让其独立

真实的流水线 CPU 是如何使用实现乘除法的？请查阅相关资料进行简单说明。

乘法：
首先CPU会初始化三个通用寄存器用来存放被乘数，乘数，部分积的二进制数，部分积寄存器初始化为0！
然后在判断乘数寄存器的低位是低电平还是高电平（0/1）！
如果为0则将乘数寄存器右移一位，同时将部分积寄存器也右移一位，在位移时遵循计算机位移规则，乘数寄存器低位溢出的一位丢弃，部分积寄存器低位溢出的一位填充到乘数寄存器的高位，同时部分积寄存器高位补0！
如果为1则将部分积寄存器加上被乘数寄存器，在进移位操作。
当所有乘数位处理完成后部分积寄存器做高位乘数寄存器做低位就是最终乘法结果！
除法：
首先CPU会初始化三个寄存器,用来存放被除数，除数，部分商！余数(被除数与除数比较的结果)放到被除数的有效高位上！
CPU做除法时和做除法时是相反的，乘法是右移，除法是左移，乘法做的是加法，除法做的是减法。
首先CPU会把被除数bit位与除数bit位对齐，然后在让对齐的被除数与除数比较(双符号位判断)。
这里说一下什么是双符号位判断：
比如01-10=11(前面的1是符号位) 1-2=-1 计算机通过符号位和后一位的bit位来判断大于和小于，那么01-10=11 就说明01小于10，如果得数为01就代表大于，如果得数为00代表等于。
如果得数大于或等于则将比较的结果放到被除数的有效高位上然后在商寄存器上商：1 并向后多看一位
(上商就是将商的最低位左移1位腾出商寄存器最低位上新的商)
如果得数小于则上商：0 并向后多看一位
然后循环做以上操作当所有的被除数都处理完后，商做结果被除数里面的值就是余数！

请结合自己的实现分析，你是如何处理 Busy 信号带来的周期阻塞的？

在HCU模块新增一个stall_md信号，如果busy为高电平stall_md置一

请问采用字节使能信号的方式处理写指令有什么好处？（提示：从清晰性、统一性等角度考虑）

清晰性：当处理器执行 sb、sh 指令时，只要对地址的后两位进行解读，产生相应的 m_data_byteen 信号，就可以“通知” Testbench 中的 DM 该写入哪些字节，非常的清晰。
统一性：统一了三种写指令的处理流程

请思考，我们在按字节读和按字节写时，实际从 DM 获得的数据和向 DM 写入的数据是否是一字节？在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢？

否，是一个字

为了对抗复杂性你采取了哪些抽象和规范手段？这些手段在译码和处理数据冲突的时候有什么样的特点与帮助？

在MCU模块里我根据指令之间控制信号的相似性将指令分为一下几种类型：
- calc_r
- calc_i
- load
- store
- branch
- md
- mt
- mf
所以在数据通路、转发、阻塞时都可以复用这些代码

在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？

指令分类之后，冲突类型和P5几乎一样，除去乘除指令。更改了乘除指令的Tuse和Tnew就好

如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证覆盖了所有需要测试的情况；如果你是完全随机生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了特殊的策略，比如构造连续数据冒险序列，请你描述一下你使用的策略如何结合了随机性达到强测的效果。

我是手动构造样例的
主要是测试不同指令类型之间的冲突（需要阻塞 + 转发的情况），再和课程组给的mars对拍

附录：

我的课上题目：

2022 buaa CO P6（Verilog实现流水线CPU(plus)）相关推荐

Verilog流水线CPU设计（超详细）
上篇:Verilog单周期CPU设计(超详细) 本篇完整工程下载链接,已于19.12.17更新实验流水线CPU 一.设计目的与要求 1.1 实验内容 1.2 实验要求 1.3 实验创新二.课程设 ...
流水线cpu —Verilog HDL
一.准备工作先看看书(<计算机原理与设计 Verilog HDL版>),搞懂一点原理.然后照着书上的代码写一写(用8.4的就可以了,不用8.6的). 注意mux2x32,mux4,cla ...
基于MIPS32的流水线CPU设计与实现（verilog）
文章目录 1．实验内容 2．实验要求 3. 实验难点 4. 模块详细分析 4．1 取指令部分(IF) 4.1.1 PCAdd4 4.1.2 PC 寄存器的设计与实现 4.1.3 指令存储器的设计与实现 ...
BUAA(2021秋)计算机硬件基础（软件学院计组）P4——用Logisim实现流水线CPU(含测试数据供自测)
计算机硬件基础(软件学院计组)P4--用Logisim实现流水线CPU 目录计算机硬件基础(软件学院计组)P4--用Logisim实现流水线CPU 实验内容实验要求提交要求题解前言及其预备知 ...
MIPS32的流水线CPU测试代码（verilog）
在流水线CPU的实验过程中,发现有以下注意的地方: 1.PC寄存器和IF/ID寄存器需连接stall输入信号. 2.IF/ID寄存器和ID/EX寄存器需连接condep输入信号. 3.寄存器堆在时钟周 ...
verilog搭建单周期CPU与流水线CPU
目录实现功能与搭建环境介绍单周期CPU 整体框图具体代码顶层模块取值译码执行访存写回流水线CPU 整体框图前置知识及思路探讨如何让流水线流起来~ Hazard_detect模块 ...
(Verilog)多周期CPU设计
(Verilog)多周期CPU设计写在前面:在参考别人的博客自己做了一遍单周期cpu后,觉得不是很难,于是自己尝试了做一下多周期cpu,然后被各种bug糊脸...果然,自己尝试和有大佬指路还是有很大 ...
北航2021届计组 -- 流水线CPU
北航2021届计组流水线CPU设计文章目录北航2021届计组流水线CPU设计一.设计想法 1.1 我的CPU的整体架构 1.2 从单周期到流水线 1.2.1 修改原单周期CPU 1.2.2 流水 ...
手搓单周期、流水线CPU
实验指导书连接实验概述 - 计算机设计与实践(2022夏季) | 哈工大(深圳) (gitee.io) 实现的18条指令如下: [注释:(r)表示寄存器r的值,Mem[addr]表示地址为addr的存 ...

2022 buaa CO P6（Verilog实现流水线CPU(plus)）

2022 buaa CO P6

设计概述

工程模块

E_MDU(乘除模块)

M_BE(字节扩展模块)

M_DE(数据扩展模块)

阻塞与转发

测试方案：

思考题：

附录：

2022 buaa CO P6（Verilog实现流水线CPU(plus)）相关推荐

最新文章

热门文章