31条指令单周期cpu设计(Verilog)-(一)相关软件

说在前面

开发环境：Vivado
语言：Verilog
cpu框架：Mips
计算机组成原理课程终于结束了，由于以下均为课程学习过程中的内容，所以难免存在各种错误，各位大佬轻喷

相关软件
vivado

Xilinx公司的集成环境，笔者用的是下面这个：

http://china.xilinx.com/support/download.html

版本的话应该都可以吧，安装教程可以看下面这个：

vivado安装教程

license相关可以看下面这个

license

其他支持Verilog开发的开发环境应该也可以使用，比如Quartus(没用过)

其他：

vivado初次使用

modelsim

Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。

话是这么说，但是在cpu仿真的时候还不如用vivado自带的仿真工具，方便很多，而且节省时间（虽然说modelsim可以找到一些深层次的错误）

modelsim获取安装可以看下面这个（付费软件真烦啊）：

modelsim

mars

Mips框架下的轻量级IDE

这个相当于是给我们验证cpu相关指令结果是否正确的，我们设计的cpu是以这个里面的结构为基础的,各种指令的结果也是以它为准进行验证（课程要求，无奈）

界面如下，功能还是挺全的

下载

Mars

画图

processon：https://www.processon.com/

免费，但是有数量限制

diagrams：https://app.diagrams.net/

免费，并且有离线版本

31条指令单周期cpu设计(Verilog)-(一)相关软件相关推荐

31条指令单周期cpu设计(Verilog)-(十)上代码→顶层模块设计总结
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑设计思路按照预先设计好的数据通路图将各个模块连接起来 `timescale 1ns / 1ps mod ...
31条指令单周期cpu设计(Verilog)-(二)总体设计
目录 31条指令单周期cpu设计(Verilog)-(一)相关软件 31条指令单周期cpu设计(Verilog)-(二)总体设计 31条指令单周期cpu设计(Verilog)-(三)指令分析 ...
31条指令单周期cpu设计(Verilog)-(三)指令分析
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑鸽鸽鸽... 指令分析流程确定一条指令所需要的具体操作分析该条指令涉及的部件确定各个部件的输入输出 ...
31条指令单周期cpu设计(Verilog)-(四)数据输入输出关系表
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑表格作用这张表用于设计整体的数据通路图 (在第二篇中已经给出来了),而这张总图是用于设计Verilog ...
31条指令单周期cpu设计(Verilog)-(六)指令操作时间表设计
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑这张表格又是干啥的呢(+_+)? 废话少说,用来设计控制器的 (红色方框) 设计流程 1. 表头为3 ...
31条指令单周期cpu设计(Verilog)-(八)上代码→指令译码以及控制器
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑指令译码器我们需要根据一条32位的指令的结构确定是哪一条指令可以根据操作码(op)以及功能码(fun ...
31条指令单周期cpu设计(Verilog)-(七)整体代码结构
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑结构 sccpu:顶层模块 cpu_ins:指令译码器 cpu_opcode:控制器其他均是基本模块( ...
31条指令单周期cpu设计(Verilog)-(五)整体数据通路图设计
说在前面开发环境:Vivado 语言:Verilog cpu框架:Mips 控制器:组合逻辑这张图是用来干啥的? 我们在用verilog实现这个cpu的时候,一般是先把各个部件单独写一个modul ...
31条指令单周期cpu设计(Verilog)-(九)上代码→基本模块
不再赘述,直接上 mux `timescale 1ns / 1ns module mux(input [31:0] a,input [31:0] b,input choose,output reg [ ...

31条指令单周期cpu设计(Verilog)-(一)相关软件

31条指令单周期cpu设计(Verilog)-(一)相关软件相关推荐

最新文章

热门文章