vivado CLOCK_DEDICATED_ROUTE约束的使用

参考文档：ug472 ug903

set_property CLOCK_DEDICATED_ROUTE BACKBONE [get_nets sys_clk]

大致的意思是：

输入的时钟驱动CMT时，如果在同一时钟区域没有MMCM/PLL，则需要设置CLOCK_DEDICATED_ROUTE = BACKBONE 约束。比如单个时钟驱动多个CMT的情况。

如果由普通的IO管脚驱动全局时钟资源，比如bufg或者mmcm，则CLOCK_DEDICATED_ROUTE = FALSE。

vivado CLOCK_DEDICATED_ROUTE约束的使用相关推荐

CLOCK_DEDICATED_ROUTE约束应用
Vivado工具在编译时通常会自动识别设计中的时钟网络,并将其分配到专用的时钟布局布线资源中.通过对某些时钟网络设置CLOCK_DEDICATED_ROUTE值为FALSE,可以将被识别为时钟网络并按 ...
（95）Vivado时序约束TCL命令-all
(95)Vivado时序约束TCL命令-all 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado时序约束TCL命令-all 5)技术交流 6)参考资料 2 ...
（94）Vivado时序约束TCL命令-get_nets
(94)Vivado时序约束TCL命令-get_nets 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado时序约束TCL命令-get_nets 5)技术交流 ...
（81）Vivado实现约束过程
(81)Vivado实现约束过程 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado实现约束过程 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态 ...
（80）Vivado综合约束方法
(80)Vivado综合约束方法 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado综合约束方法 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态 ...
（79）Vivado创建约束的方法
(79)Vivado创建约束的方法 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado创建约束的方法 5)技术交流 6)参考资料 2 时序约束引言 1)什么是 ...
（09）Vivado IO约束
(09)Vivado IO约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado IO约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态时序 ...
（08）Vivado时钟约束
(08)Vivado时钟约束 1 文章目录 1)文章目录 2)时序约束引言 3)FPGA时序约束课程介绍 4)Vivado时钟约束 5)技术交流 6)参考资料 2 时序约束引言 1)什么是静态时序分析 ...
Vivado 综合约束实用命令（更新中……）
引言本文记录一些用于 Vivado 综合约束的实用命令,欢迎补充~ 本文会适当结合一些特定设计进行解释,并结合相关工程进行具体的综合实现分析,不只是理论知识还有实际操作. 演示使用的Vivado 版 ...

vivado CLOCK_DEDICATED_ROUTE约束的使用

vivado CLOCK_DEDICATED_ROUTE约束的使用相关推荐

最新文章

热门文章