ADC128S022的verilog设计与仿真实现

模数转换器即 A/D 转换器，或简称 ADC（Analog to Digital Conver），通常是将一个将模拟信号转化为数字信号的电子元件。通常模数转换器是把经过与标准量比较处理后的模拟量转换成以二进制数值表示的离散信号的转换器。

工程截图：

ADC模块顶层模块设计：

module adc128s022(
Clk,
Rst_n,

     Channel,Data,En_Conv,Conv_Done,ADC_State,DIV_PARAM,ADC_SCLK,ADC_DOUT,ADC_DIN,ADC_CS_N   );input Clk;    //输入时钟
input Rst_n; //复位输入，低电平复位
input [2:0]Channel; //ADC转换通道选择
output reg [11:0]Data;  //ADC转换结果input En_Conv; //使能单次转换，该信号为单周期有效，高脉冲使能一次转换
output reg Conv_Done;   //转换完成信号，完成转换后产生一个时钟周期的高脉冲
output ADC_State;   //ADC工作状态，ADC处于转换时为低电平，空闲时为高电平
input [7:0]DIV_PARAM;   //时钟分频设置，实际SCLK时钟 频率 = fclk / （

ADC128S022的verilog设计与仿真实现相关推荐

块交织器5×5 verilog设计及仿真实现
设计题目要求: 本设计基于verilog语言实现,在quartus II下仿真实现: 仿真如下: 全部代码如下: library ieee; use ieee.std_logic_arith.all; ...
数据采集串口通信系统verilog设计和仿真
本系统设计实现得功能是: 实现数据采集,采集上位机发送的ASK信号,然后通过串口发送采集到的数据. 本系统在quartusII下实现,并在modelsim下进行仿真实现,也可在vivado下实现. 下 ...
同步FIFO设计verilog设计及仿真
同步FIFO设计 1．功能定义: 用16*8 RAM实现一个同步先进先出(FIFO)队列设计.由写使能端控制该数据流的写入FIFO,并由读使能控制FIFO中数据的读出.写入和读出的操作由时钟的上升沿触 ...
堆栈verilog设计实现及仿真
堆栈顶层模块设计代码如下: 使用verilog设计实现堆栈的写入和读出功能工程及仿真如下: 代码设计如下: module stack(input wire clk, reset, push, pop ...
verilog扰码器设计及仿真
本设计使用verilog语言实现扰码器设计与仿真本工程在quartusII下实现并在modelsim下进行仿真设计中包括加扰器和解扰器模块.仿真测试模块等. 下面是工程截图: 下面是modelsi ...
FPGA系统性学习笔记连载_Day8【4位乘法器、4位除法器设计】【原理及verilog实现、仿真】篇
FPGA系统性学习笔记连载_Day8[4位乘法器.4位除法器设计] [原理及verilog实现.仿真]篇连载<叁芯智能fpga设计与研发-第8天> [4位乘法器.4位除法器设计] [原理 ...
FPGA系统性学习笔记连载_Day7【16位比较器设计】【原理及verilog实现、仿真】篇
FPGA系统性学习笔记连载_Day7[16位比较器设计] [原理及verilog实现.仿真]篇连载<叁芯智能fpga设计与研发-第7天>[16位比较器设计] [原理及verilog实现. ...
FPGA的设计艺术（15）逻辑设计及仿真利器之各式各样的循环
前言 Verilog中的循环各式各样,例如,for循环,while循环,forever循环和repeat循环,有的可以综合有的不可用综合,就凭这一条特点,就能在逻辑设计中排除很多种循环语句,对于设计来 ...
Verilog设计实例（8）按键防抖设计之软件防抖
博文目录写在前面正文背景介绍及回顾单个按键单按键的其他设计版本多个按键写在最后参考资料交个朋友写在前面个人微信公众号: FPGA LAB 个人博客首页注:学习交流使用! 正文 ...

ADC128S022的verilog设计与仿真实现

ADC128S022的verilog设计与仿真实现相关推荐

最新文章

热门文章