DDR3布线的那些事

DDR3的设计有着严格等长要求，归结起来分为两类（以64位的DDR3为例）：数据（DQ,DQS,DQM）：组内等长，误差控制在20MIL以内，组间不需要考虑等长；地址、控制、时钟信号：地址、控制信号以时钟作参考，误差控制在100MIL以内，Address、Control与CLK归为一组，因为Address、Control是以CLK的下降沿触发的由DDR控制器输出，DDR颗粒由CLK的上升沿锁存Address、Control总线上的状态，所以需要严格控制CLK与Address/Command、Control之间的时序关系，确保DDR颗粒能够获得足够的建立和保持时间。

关注等长的目的就是为了等时，绕等长时需要注意以下几点：

1.确认芯片是否有Pin-delay,绕线时要确保Pin-delay开关已经打开；
2.同组信号走在同层，保证不会因换层影响实际的等时；同样的换层结构，换层前后的等长要匹配，即时等长；不同层的传播延时需要考虑，如走在表层与走在内层，其传播速度是不一样的，所以在走线的时候需要考虑，表层走线尽量短，让其差别尽量小（这也是为什么Intel的很多GUIDE上面要求，表层的走线长度不超过250MIL等要求的原因）；
3. Z轴的延时：在严格要求的情况下，需要把Z轴的延时开关也打开，做等长时需要考虑（ALLEGRO中层叠需要设置好，Z轴延时才是对的）。
4.蛇形绕线时单线按3W，差分按5W绕线（W为线宽）。且保证各BUS信号组内间距按3H，不同组组间间距为5H （H为到主参考平面间距），DQS和CLK 距离其他信号间距做到5H以上。单线和差分绕线方式如下图1所示：

图1.单线和差分绕线方式示例

而另一个核心重点便是电源处理。DDR3中有三类电源，它们是VDD（1.5V）、VTT（0.75V）、VREF（0.75V，包括VREFCA和VREFDQ）。

1. VDD（1.5V）电源是DDR3的核心电源，其引脚分布比较散，且电流相对会比较大，需要在电源平面分配一个区域给VDD（1.5V）；VDD的容差要求是5%，详细在JEDEC里有叙述。通过电源层的平面电容和专用的一定数量的去耦电容，可以做到电源完整性。VDD电源平面处理如下图2所示：

图2：VDD电源处理

2. VTT电源，它不仅有严格的容差性，而且还有很大的瞬间电流；可以通过增加去耦电容来实现它的目标阻抗匹配；由于VTT是集中在终端的上拉电阻处，不是很分散，且对电流有一定的要求，在处理VTT电源时，一般是在元件面同层通过铺铜直接连接，铜皮要有一定宽度（120MIl）。VTT电源处理如图3所示：

图3：VTT电源

3.VREF电源。 VREF要求更加严格的容差性，但是它承载的电流比较小。它不需要非常宽的走线，且通过一两个去耦电容就可以达到目标阻抗的要求。DDR3的VERF电源已经分为VREFCA和VREFDQ两部分，且每个DDR3颗粒都有单独的VREFCA和VREFDQ，因其相对比较独立，电流也不大，布线处理时也建议用与器件同层的铜皮或走线直接连接，无须在电源平面层为其分配电源。注意铺铜或走线时，要先经过电容再接到芯片的电源引脚，不要从分压电阻那里直接接到芯片的电源引脚。VREF电源处理如图4所示：

图4：VREF电源

滤波电容的FANOUT 小电容尽量靠近相应的电源引脚，电容的引线也要尽量短，并减少电源或地共用过孔；

图5 ：小滤波电容的Fanout

Bulk电容的FANOUT

电源的Bulk电容一般在设计中起到的是储能滤波的作用，在做Fanout时要多打孔，建议2个孔以上，电容越大需要过孔越多，也可以用铺铜的形式来做。电容的电源孔和地孔尽量靠近打，如图6所示。

图6：储能电容的Fanout

综上所述，我们常规DDR3的走线设计总结如下表：

原文链接：http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=1000

DDR3布线的那些事相关推荐

关于DDR3布线规范和技巧
转自于:http://blog.csdn.net/qq_29350001/article/details/51781419 关于DDR3布线的一些规范(个人总结) 本规范为个人总结,介绍得比较简单.当 ...
DDR3布线的那些事儿（二）
转载于:http://mp.weixin.qq.com/s?src=3&timestamp=1510990739&ver=1&signature=t3ZBSU8dkoN9RGP ...
DDR3布线设计要点总结
完整信息参考DDR系列文章:http://www.edadoc.com/cn/TechnicalArticle/Show.aspx?id=943 DDR3的设计有着严格等长要求,归结起来分为两类(以6 ...
微带线和带状线的SIEMC分析以及对DDR等长设置的影响
一.微带线 microstrip line 在PCB表面的带状走线,如图所示, 黄色部分是铜皮,绿色部分是PCB阻焊层,中间的黄绿色部分是板材,上面的黄色部分是微带线(microstrip line) ...
镁光ddr3布线规则_DDR3布线设计要点总结
DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长:地址.控制.时钟信号:地址.控制信 ...
网络布线工程师科普铜缆光纤损耗那点事！
(1)插入损耗什么是插入损耗? 插入损耗是信号沿电缆链路传输时损失的能量量.对于任何类型的传输,无论是电力传输还是数据传输,这都是一种自然现象.这种信号的减少,也称为衰减,与电缆长度直接相关.电缆越 ...
DM8168 DDR3接口的PCB布线指南
PCB设计要点－DDR3布局布线技巧及注意事项
前面高速先生已经讲解过众多的DDR3理论和仿真知识,下面就开始谈谈我们LATOUT攻城狮对DDR3设计那些事情了,那么布局自然是首当其冲了. 对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY ...
智能车竞赛技术报告 | 智能车视觉 - 石家庄学院 - 百事
简介: 本文以第十六届全国大学生智能汽车竞赛为背景介绍了智能赛车控制系统的软硬件结构和开发流程. 本文设计的智能车系统以MIMXRT1064 芯片作为系统的控制核心,进行信号采样. 数据处理运算,通 ...

DDR3布线的那些事

DDR3布线的那些事相关推荐

最新文章

热门文章