关于 FPGA设计，时序报告的重要性。

经常看到文档上讲，一定要把时序报告跑过去，才可以出货。一直不以为然。

项目上用的 lattice 的 ecp3-35,esmt的ddr. 之前用了一年多，一直没有没有问题。最近新贴的一批板子，在运行10天左右，经常会出现DDR读写错误。现象如下：

一开始怀疑是 DDR的问题，然后就想作手改板。换成DDR3.

因为 ddr相关的时序报告，一直没有过去。所以一直比较担心。因为跑到185Mhz，确实也不容易。所以就没管它。

这次就作手改时序报告，花了好长时间，终于把时序跑过了。

在项目上运行了20天，还没有问题。应该算是解决了。

崩溃ing。。。。。。。。

又出问题了。我断定必然不是 FPGA代码的问题，于是让硬件工程师量了量电压参数，发现 DDR的参考电压1.8v比要求的参考电压偏高。我也是醉了，硬件工程师改了改电阻的阻值，于是就好了。

总结：一、在FPGA设计中，约束一定要做好，一定要覆盖所有的路径，时序报告要通过。切记。。

二、出现没有规律的随机问题，基本上可以怀疑是硬件设计的问题，最应该先做的事情，应该是检查是不是电源问题或者芯片的电压参数之类的。

关于 FPGA设计，时序报告的重要性。相关推荐

FPGA设计-时序约束（上篇，理论篇）
最近想要同步CSDN和微信公众号的内容,各位看客们可以两边都关注一下,方便获取最新的信息.请扫描下面的的二维码添加关注,谢谢支持. 最近都在做ARM的方面学习工作,感觉有必要记录下来之前FPGA的工作 ...
FPGA设计-时序约束（中篇-实例分析）
最近想要同步CSDN和微信公众号的内容,各位看客们可以两边都关注一下,方便获取最新的信息.请扫描下面的的二维码添加关注,谢谢支持. 上一篇已经简单的介绍了时序,本文将会以一个ADC实例简单粗暴的进行分 ...
FPGA的设计艺术（5）STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析
前言本文首发:FPGA的设计艺术(5)STA实战之时钟偏斜对建立保持时间的影响以及时序报告分析. STA回顾 70年代的时序是通过Spice仿真执行的.80年代的时序包括在Verilog仿真中,以确 ...
FPGA之道（81）静态时序分析（七）根据时序报告修改设计（基于ISE的UCF文件语法）
文章目录前言根据时序报告修改设计时序分析报告示例待分析设计时序约束文件时序报告简介报告综述内部时钟报告输入接口报告输出接口报告输出数据延迟报告输出时钟延迟报告同步输出综合报告 ...
如何在FPGA设计环境中加时序约束 SDC (Z)
如何在FPGA设计环境中加时序约束在给FPGA做逻辑综合和布局布线时,需要在工具中设定时序的约束.通常,在FPGA设计工具中都FPGA中包含有4种路径:从输入端口到寄存器,从寄存器到寄存器, ...
长安大学c语言指针实验报告,长安大学FPGA设计与运用实验报告.doc
<FPGA设计与应用>课程设计报告学院(部) 信息工程学院专业计算机科学与技术班级计算机一班学生姓名学号*** 乞月_22_日至6月 28日共丄周指导教师(签字) 实验名称: ...
如何实现复杂FPGA设计的时序收敛
"打鼹鼠"是一个古老(电子时代之前)的休闲游戏.在桌面上有许多洞,每个洞里都藏着鼹鼠.当有鼹鼠从洞里钻出来时,你就用锤子打它,让鼹鼠退回洞里,你因此而得分.当鼹鼠返回洞里时,又有一 ...
FPGA之道（18）FPGA设计的编译过程
文章目录前言 FPGA设计的实现过程编译概述编译流程之综合综合的输入 HDL代码综合设置综合的输出综合的工具编译流程之翻译融合翻译融合的输入翻译融合的输出翻译融合工具编译流程之 ...
FPGA之道（20）FPGA设计的上板调试与项目总结
文章目录前言 FPGA设计的上板调试 "实践是检验真理的唯一标准" 如何解决问题如何找到问题 "时间是检验真理的第二标准" 项目总结.备份与后期维护前言 ...

关于 FPGA设计，时序报告的重要性。

关于 FPGA设计，时序报告的重要性。相关推荐

最新文章

热门文章

关于 FPGA设计， 时序报告的重要性。

关于 FPGA设计， 时序报告的重要性。相关推荐

最新文章

热门文章

关于 FPGA设计，时序报告的重要性。

关于 FPGA设计，时序报告的重要性。相关推荐