HR bank HP bank HD bank
全称 High Range High Performance High Desity
名称 高范围bank 高性能bank 高密度bank
电压范围 1.2~3.3V 1.0~1.8V 1.2~3.3V
接口速率   支持高速接口 支持低速接口
IO pins总数 50 52 24
differential pairs 24 24 12
       

Standard HP I/O banks each have a total of 52 SelectIO. pins, optionally configurable
as (up to) 24 differential pairs.

Standard HD I/O banks each have a total of 24 SelectIO pins, optionally configurable as
(up to) 12 differential pairs.

如HD bank：

Pin Pin Name Memory Byte Group Bank I/O Type Super Logic Region
AE14 IO_L12N_AD0N_44 NA 44 HD NA
AE15 IO_L12P_AD0P_44 NA 44 HD NA
AG15 IO_L11N_AD1N_44 NA 44 HD NA
AF15 IO_L11P_AD1P_44 NA 44 HD NA
AG13 IO_L10N_AD2N_44 NA 44 HD NA
AG14 IO_L10P_AD2P_44 NA 44 HD NA
AF13 IO_L9N_AD3N_44 NA 44 HD NA
AE13 IO_L9P_AD3P_44 NA 44 HD NA
AJ14 IO_L8N_HDGC_AD4N_44 NA 44 HD NA
AJ15 IO_L8P_HDGC_AD4P_44 NA 44 HD NA
AH13 IO_L7N_HDGC_AD5N_44 NA 44 HD NA
AH14 IO_L7P_HDGC_AD5P_44 NA 44 HD NA
AL12 IO_L6N_HDGC_AD6N_44 NA 44 HD NA
AK13 IO_L6P_HDGC_AD6P_44 NA 44 HD NA
AK14 IO_L5N_HDGC_AD7N_44 NA 44 HD NA
AK15 IO_L5P_HDGC_AD7P_44 NA 44 HD NA
AM13 IO_L4N_AD8N_44 NA 44 HD NA
AL13 IO_L4P_AD8P_44 NA 44 HD NA
AP12 IO_L3N_AD9N_44 NA 44 HD NA
AN12 IO_L3P_AD9P_44 NA 44 HD NA
AN13 IO_L2N_AD10N_44 NA 44 HD NA
AM14 IO_L2P_AD10P_44 NA 44 HD NA
AP14 IO_L1N_AD11N_44 NA 44 HD NA
AN14 IO_L1P_AD11P_44 NA 44 HD NA
AF14 VCCO_44 NA 44 NA NA
AJ13 VCCO_44 NA 44 NA NA

如HP bank：

Pin Pin Name Memory Byte Group Bank I/O Type Super Logic Region
AE1 IO_L24N_T3U_N11_PERSTN0_65 3U 65 HP NA
AE2 IO_L24P_T3U_N10_PERSTN1_I2C_SDA_65 3U 65 HP NA
AD1 IO_L23N_T3U_N9_65 3U 65 HP NA
AD2 IO_L23P_T3U_N8_I2C_SCLK_65 3U 65 HP NA
AJ1 IO_L22N_T3U_N7_DBC_AD0N_65 3U 65 HP NA
AH1 IO_L22P_T3U_N6_DBC_AD0P_65 3U 65 HP NA
AF1 IO_L21N_T3L_N5_AD8N_65 3L 65 HP NA
AF2 IO_L21P_T3L_N4_AD8P_65 3L 65 HP NA
AH3 IO_L20N_T3L_N3_AD1N_65 3L 65 HP NA
AG3 IO_L20P_T3L_N2_AD1P_65 3L 65 HP NA
AJ2 IO_L19N_T3L_N1_DBC_AD9N_65 3L 65 HP NA
AH2 IO_L19P_T3L_N0_DBC_AD9P_65 3L 65 HP NA
AG1 IO_T3U_N12_65 3U 65 HP NA
AD5 IO_T2U_N12_65 2U 65 HP NA
AE4 IO_L18N_T2U_N11_AD2N_65 2U 65 HP NA
AD4 IO_L18P_T2U_N10_AD2P_65 2U 65 HP NA
AF3 IO_L17N_T2U_N9_AD10N_65 2U 65 HP NA
AE3 IO_L17P_T2U_N8_AD10P_65 2U 65 HP NA
AJ5 IO_L16N_T2U_N7_QBC_AD3N_65 2U 65 HP NA
AJ6 IO_L16P_T2U_N6_QBC_AD3P_65 2U 65 HP NA
AJ4 IO_L15N_T2L_N5_AD11N_65 2L 65 HP NA
AH4 IO_L15P_T2L_N4_AD11P_65 2L 65 HP NA
AG4 IO_L14N_T2L_N3_GC_65 2L 65 HP NA
AG5 IO_L14P_T2L_N2_GC_65 2L 65 HP NA
AF5 IO_L13N_T2L_N1_GC_QBC_65 2L 65 HP NA
AE5 IO_L13P_T2L_N0_GC_QBC_65 2L 65 HP NA
AF7 IO_L12N_T1U_N11_GC_65 1U 65 HP NA
AE7 IO_L12P_T1U_N10_GC_65 1U 65 HP NA
AG6 IO_L11N_T1U_N9_GC_65 1U 65 HP NA
AF6 IO_L11P_T1U_N8_GC_65 1U 65 HP NA
AF8 IO_L10N_T1U_N7_QBC_AD4N_65 1U 65 HP NA
AE8 IO_L10P_T1U_N6_QBC_AD4P_65 1U 65 HP NA
AD6 IO_L9N_T1L_N5_AD12N_65 1L 65 HP NA
AD7 IO_L9P_T1L_N4_AD12P_65 1L 65 HP NA
AH8 IO_L8N_T1L_N3_AD5N_65 1L 65 HP NA
AG8 IO_L8P_T1L_N2_AD5P_65 1L 65 HP NA
AH6 IO_L7N_T1L_N1_QBC_AD13N_65 1L 65 HP NA
AH7 IO_L7P_T1L_N0_QBC_AD13P_65 1L 65 HP NA
AH9 IO_T1U_N12_65 1U 65 HP NA
AD9 IO_T0U_N12_VRP_65 0U 65 HP NA
AE9 IO_L6N_T0U_N11_AD6N_65 0U 65 HP NA
AD10 IO_L6P_T0U_N10_AD6P_65 0U 65 HP NA
AG9 IO_L5N_T0U_N9_AD14N_65 0U 65 HP NA
AG10 IO_L5P_T0U_N8_AD14P_65 0U 65 HP NA
AG11 IO_L4N_T0U_N7_DBC_AD7N_65 0U 65 HP NA
AF11 IO_L4P_T0U_N6_DBC_AD7P_SMBALERT_65 0U 65 HP NA
AF12 IO_L3N_T0L_N5_AD15N_65 0L 65 HP NA
AE12 IO_L3P_T0L_N4_AD15P_65 0L 65 HP NA
AH11 IO_L2N_T0L_N3_65 0L 65 HP NA
AH12 IO_L2P_T0L_N2_65 0L 65 HP NA
AF10 IO_L1N_T0L_N1_DBC_65 0L 65 HP NA
AE10 IO_L1P_T0L_N0_DBC_65 0L 65 HP NA
AD11 VREF_65 NA 65 HP NA
AD8 VCCO_65 NA 65 NA NA
AF9 VCCO_65 NA 65 NA NA
AG7 VCCO_65 NA 65 NA NA

如HR bank：

Pin Pin Name Memory Byte Group Bank VCCAUX Group Super Logic Region I/O Type No-Connect
H17 IO_0_35 NA 35 NA NA HR NA
F16 IO_L1P_T0_AD0P_35 0 35 NA NA HR NA
E16 IO_L1N_T0_AD0N_35 0 35 NA NA HR NA
D16 IO_L2P_T0_AD8P_35 0 35 NA NA HR NA
D17 IO_L2N_T0_AD8N_35 0 35 NA NA HR NA
E15 IO_L3P_T0_DQS_AD1P_35 0 35 NA NA HR NA
D15 IO_L3N_T0_DQS_AD1N_35 0 35 NA NA HR NA
G15 IO_L4P_T0_35 0 35 NA NA HR NA
G16 IO_L4N_T0_35 0 35 NA NA HR NA
F18 IO_L5P_T0_AD9P_35 0 35 NA NA HR NA
E18 IO_L5N_T0_AD9N_35 0 35 NA NA HR NA
G17 IO_L6P_T0_35 0 35 NA NA HR NA
F17 IO_L6N_T0_VREF_35 0 35 NA NA HR NA
C15 IO_L7P_T1_AD2P_35 1 35 NA NA HR NA
B15 IO_L7N_T1_AD2N_35 1 35 NA NA HR NA
B16 IO_L8P_T1_AD10P_35 1 35 NA NA HR NA
B17 IO_L8N_T1_AD10N_35 1 35 NA NA HR NA
A16 IO_L9P_T1_DQS_AD3P_35 1 35 NA NA HR NA
A17 IO_L9N_T1_DQS_AD3N_35 1 35 NA NA HR NA
A18 IO_L10P_T1_AD11P_35 1 35 NA NA HR NA
A19 IO_L10N_T1_AD11N_35 1 35 NA NA HR NA
C17 IO_L11P_T1_SRCC_35 1 35 NA NA HR NA
C18 IO_L11N_T1_SRCC_35 1 35 NA NA HR NA
D18 IO_L12P_T1_MRCC_35 1 35 NA NA HR NA
C19 IO_L12N_T1_MRCC_35 1 35 NA NA HR NA
B19 IO_L13P_T2_MRCC_35 2 35 NA NA HR NA
B20 IO_L13N_T2_MRCC_35 2 35 NA NA HR NA
D20 IO_L14P_T2_AD4P_SRCC_35 2 35 NA NA HR NA
C20 IO_L14N_T2_AD4N_SRCC_35 2 35 NA NA HR NA
A21 IO_L15P_T2_DQS_AD12P_35 2 35 NA NA HR NA
A22 IO_L15N_T2_DQS_AD12N_35 2 35 NA NA HR NA
D22 IO_L16P_T2_35 2 35 NA NA HR NA
C22 IO_L16N_T2_35 2 35 NA NA HR NA
E21 IO_L17P_T2_AD5P_35 2 35 NA NA HR NA
D21 IO_L17N_T2_AD5N_35 2 35 NA NA HR NA
B21 IO_L18P_T2_AD13P_35 2 35 NA NA HR NA
B22 IO_L18N_T2_AD13N_35 2 35 NA NA HR NA
H19 IO_L19P_T3_35 3 35 NA NA HR NA
H20 IO_L19N_T3_VREF_35 3 35 NA NA HR NA
G19 IO_L20P_T3_AD6P_35 3 35 NA NA HR NA
F19 IO_L20N_T3_AD6N_35 3 35 NA NA HR NA
E19 IO_L21P_T3_DQS_AD14P_35 3 35 NA NA HR NA
E20 IO_L21N_T3_DQS_AD14N_35 3 35 NA NA HR NA
G20 IO_L22P_T3_AD7P_35 3 35 NA NA HR NA
G21 IO_L22N_T3_AD7N_35 3 35 NA NA HR NA
F21 IO_L23P_T3_35 3 35 NA NA HR NA
F22 IO_L23N_T3_35 3 35 NA NA HR NA
H22 IO_L24P_T3_AD15P_35 3 35 NA NA HR NA
G22 IO_L24N_T3_AD15N_35 3 35 NA NA HR NA
H18 IO_25_35 NA 35 NA NA HR NA
A20 VCCO_35 NA 35 NA NA NA NA
C16 VCCO_35 NA 35 NA NA NA NA
D19 VCCO_35 NA 35 NA NA NA NA
E22 VCCO_35 NA 35 NA NA NA NA
F15 VCCO_35 NA 35 NA NA NA NA
G18 VCCO_35 NA 35 NA NA NA NA
H21 VCCO_35 NA 35 NA NA NA NA

Xilinx FPGA中HR、HD、HP bank说明相关推荐

  1. Xilinx FPGA中HP HR HD bank分别是什么用途

    在开发FPGA绑定管脚时,经常会看到HP Bank.HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个?   首先我们要明确一点,这几个概念都是在7系列之后才有的,其中7系列 ...

  2. Xilinx FPGA中SRL（移位寄存器）资源

    SRL(移位寄存器)资源,在FPGA中都有,不过是叫不同的名字.Xilinx FPGA内部的LUT有个特殊功能,就是可以配置成可变长度SRL. 5输入的一个LUT可以变成32bit 的SRL 6输入的 ...

  3. (Xilinx)FPGA中的差分信号

    LVDS LVDS:Low Voltage Differential Signaling,低电压差分信号.不同电路系统之间的高速信号传送都可以应用低压差分传送技术来实现,LVDS传输支持速率一般在15 ...

  4. Xilinx FPGA中全局时钟资源的使用方法

    1. IBUFG 即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲.所有从全局时钟管脚输入的信号必须经过IBUFG单元,否则在布局布线时会报错.IBUFG支持AGP,CTT,GTL,GTL ...

  5. Xilinx FPGA GTX的DRP速率配置详解

    目录 1 概述 2 引用 3 DRP的信号端口 4 DRP的读写时序 5 GTX的速率的配置关系 5.1 CPLL模式的速率配置关系 5.2 QPLL模式的速率配置关系 6 速率相关DRP寄存器地址设 ...

  6. XIlinx FPGA 和 Intel FPGA的区别

    目录 一 FPGA简介 什么是FPGA呢 ? FPGA的内部结构有什么呢? 为什么要开发FPGA? FPGA的发展历程? FPGA用于做什么? FPGA的优缺点? 二 Xilinx FPGA和Inte ...

  7. xilinx FPGA IOB约束使用以及注意事项

    转自:https://blog.csdn.net/a874176979/article/details/108484101 xilinx FPGA IOB约束使用以及注意事项 一.什么是IOB约束 在 ...

  8. Xilinx FPGA 配置之ICAP

    在网络通信中ICAP通常指Internet Content Adaptation Protocol,但在Xilinx FPGA 中ICAP(Internal Configuration Access ...

  9. FPGA中利用ICAP原语实现Multiboot功能-总结篇

    前言 FPGA的MultiBoot功能可以支持远程动态更新bitstream images,实现bitstream images的实时切换.在MultiBoot配置过程中检测到错误时,FPGA可以触发 ...

最新文章

  1. Sql Injection脚本注入终极利用方法
  2. Ubuntu 16.04禁用来宾账号（Guest User）
  3. websvn mysql_Centos 5.3 Nginx+php+mysql配置 独立的 Subversion (SVN)服务器
  4. 10-Flink集群的高可用(搭建篇补充)
  5. CentOS7 安装 mysql8
  6. Python-Requests.post方法中，传参data与json的区别
  7. 向json对象中添加数组
  8. （上）挖掘传统行业日志大数据的无限价值
  9. python numpy安装教程_手把手教你搭建机器学习开发环境—Python与NumPy的超简安装教程...
  10. mysql中char与varchar的区别分析
  11. 描述一下JAVA的加载过程_JVM源码分析之Java类的加载过程
  12. python雪花算法生成id_理解分布式id生成算法SnowFlake
  13. Android开发笔记（一百零三）地图与定位SDK
  14. PAT甲级1007 最大连续子序列
  15. Oracle 10g 报ORA-12514错误
  16. linux window nginx性能,KVM虚拟机 Nginx性能测试
  17. TD8.0管理员工具
  18. java spy_Java Spy - 代码跟踪神器
  19. 3D MAX 插件的基本知识和安装方法
  20. 【串讲总结】涵盖ML/DL/NLP/推荐/风控/数学等知识点汇总列表

热门文章

  1. carsim2020安装
  2. 快速将百度排名做到首页的方法
  3. FDTD学习之FDTD背景简介及mesh
  4. 服务器数据库什么作用是什么,SQL server 是什么服务器?有什么作用????
  5. 佳能Canon PIXMA iP2700 series 打印机驱动
  6. ThinkPHP5实现极验滑动验证码geetest功能
  7. SAP小技巧 商业图形(一)简介
  8. 阿里妈妈技术质量再度重磅开源：国内首个智能化功能测试开源平台Markov
  9. DR——增益校正原理
  10. Mac技巧：如何在拥挤的桌面上拖动文件