Verilog语法中pullup.pulldown使用举例和分析

在模拟IP仿真时，通常会使用到上拉、下拉电阻设置（此时还不是网表或hi spice仿真），其上拉电阻对应信号可赋值为1，下拉电阻赋值为0。因此会使用到pullup或pulldown。如下举例（引自某度问答）：

wire abc;
pullup(abc);
assign abc = enable ? 1’b0 : 1’bz;
enable为bai1的时du候 abc信号为0
enable 为0的时候 assign语句的输出为高阻，zhi但是因为pullup了abc，所以abc的值为1
pullup是不可综合的，其实需要在PCB上做一个dao上拉的电阻，然后在库里面选一个open drain的pad，把 enable接到pad的enable输入
如果是FPGA的话，看到这个语句， FPGA的综合器会自动知道把enable 接到pad的enable端 assign abc = enable ? 1’b0 : 1’bz;

但在实际的EDA数字仿真时，对应信号直接tie0/1其仿真效果一样，因此个人觉得pullup/down可能在数仿并无实际意义，应该在模拟电路仿真时才有实际的爬坡或缓降效果。

Verilog语法中pullup.pulldown使用举例和分析相关推荐

verilog语法中+:和-：用法
verilog语法中+:和-:主要用来进行位选择. 位选择从向量net.向量 reg.整数变量或时间变量中提取特定位.可以使用表达式寻址该位.如果位选择超出地址边界或位选择为 x 或 z,则引用返回的 ...
Verilog语法中parameter与localparam
Verilog语法中parameter与localparam 对读者的假设已经掌握: .可编程逻辑基础 .Verilog HDL基础 .使用Verilog设计的Quartus II入门指南 .使用V ...
Verilog语法总结
Verilog HDL语法总结逻辑 0:表示低电平,也就是对应我们电路的GND: 逻辑 1:表示高电平,也就是对应我们电路的VCC: 逻辑 X:表示未知,有可能是高电平,也有可能是低电平: 逻辑 Z ...
（45）System Verilog 类中变量随机激励约束语法
(45)System Verilog 类中变量随机激励约束语法 1.1 目录 1)目录 2)FPGA简介 3)System Verilog简介 4)System Verilog 类中变量随机激励约束语 ...
软硬件学习记录5—— Verilog语言中的数据类型
Verilog语言中的数据类型在 Verilog 语言中,主要有三大类数据类型:寄存器数据类型.线网数据类型和参数数据类型. 1.寄存器类型 reg 1.1 概述: 寄存器数据类型的关键字是 reg ...
Verilog语法之变量
本文转自知乎罗成的Verilog语法之三:变量总的文章链接地址小白如何快速入门Verilog 本文首发于微信公众号"花蚂蚁",想要学习FPGA及Verilog的同学可以关注一下. ...
【Verilog 语法】~ if-else、case、for、generate、函数 function、任务 task、过程块、位宽计算、阻塞/非阻塞、时间尺度、存储器设计、
文章目录 1. if-else 1.1 设计要点 2. case 2.1 概述 2.2 语法 2.3 注意事项 3. for 3.1 区别与其它语言的for循环 3.2 注意事项 4. generat ...
Cyclone FPGA踏足笔记（二）：Verilog语法学习总结
欢迎来我的个人博客:https://codinglover.top/ 转转! 前言花了一个月时间零零碎碎看了下Verilog的语法,终于把Verilog的基本语法学了个大概,可以自己写点小东西了,由 ...
[转]verilog语法学习心得
verilog语法学习心得 1.数字电路基础知识: 布尔代数.门级电路的内部晶体管结构.组合逻辑电路分析与设计.触发器.时序逻辑电路分析与设计 2.数字系统的构成: 传感器 AD 数字处理器 D ...

Verilog语法中pullup.pulldown使用举例和分析

Verilog语法中pullup.pulldown使用举例和分析相关推荐

最新文章

热门文章