Current Mirror

基本电流镜
非线性电流镜
Cascode
环路增益

1.0
一些参数
长沟器件

短沟器件

基本电流镜

1.1 基本结构
I1=1/2k1Δ2(1+λ1VDS1)I_{1}=1/2k_{1}\Delta^{2}(1+\lambda_{1}V_{DS1})I1=1/2k1Δ2(1+λ1VDS1)
I2=1/2k2Δ2(1+λ2VDS2)I_{2}=1/2k_{2}\Delta^{2}(1+\lambda_{2}V_{DS2})I2=1/2k2Δ2(1+λ2VDS2)
I1I2≈(W/L)1(W/L)2\frac{I_{1}}{I_{2}}\approx\frac{(W/L)_{1}}{(W/L)_{2}}I2I1≈(W/L)2(W/L)1

VGS1=VGS2V_{GS1}=V_{GS2}VGS1=VGS2，线性电流镜
M1运用二极管接法，强制饱和区，栅极电位一致，满足条件后M2也将进入饱和区
两电流源匹配的重要条件：Vo=VDS1=VGS1→Io=IrefV_{o}=V_{DS1}=V_{GS1}\rightarrow I_{o}=I_{ref}Vo=VDS1=VGS1→Io=Iref

如图所示，VDS2V_{DS2}VDS2从0.1V扫描到5V。
VDS<VGS−VTNV_{DS}<V_{GS}-V_{TN}VDS<VGS−VTN，M2在线性区，表现为一电阻，电流随电压线性变化
VDS>VGS−VTNV_{DS}>V_{GS}-V_{TN}VDS>VGS−VTN，M2在饱和区，电流随漏极电压变化很小，表现为恒流源
ID2I_{D2}ID2是先陡升，再变缓，图中电流转折点就是M2的饱和区和线性区的交界，VDS=0.25VV_{DS}=0.25VVDS=0.25V

输出结果近似于宽长比之比
IM2=3IM1I_{M2}=3I_{M1}IM2=3IM1，IM3=10IM1I_{M3}=10I_{M1}IM3=10IM1，IM4=0.5IM1I_{M4}=0.5I_{M1}IM4=0.5IM1
匹配性不好，所以我们通常需要对它改进

1.2 失配
阈值电压会失配
IoIref≈1−2ΔVTHVDS,sat\frac{I_{o}}{I_{ref}}\approx1-\frac{2\Delta V_{TH}}{V_{DS,sat}}IrefIo≈1−VDS,sat2ΔVTH

工艺因子失配
k=k′WL=μCoxWLk=k^{'}\frac{W}{L}=\mu C_{ox}\frac{W}{L}k=k′LW=μCoxLW
kkk是增益因子
k′k^{'}k′是工艺因子
IoIref≈1+Δk′k′\frac{I_{o}}{I_{ref}}\approx 1+\frac{\Delta k^{'}}{k^{'}}IrefIo≈1+k′Δk′

漏源电压VDSV_{DS}VDS引起的失配
IoIref=1+λ2Vo1+λ1VDS1\frac{I_{o}}{I_{ref}}=\frac{1+\lambda_{2}V_{o}}{1+\lambda_{1}V_{DS1}}IrefIo=1+λ1VDS11+λ2Vo
如果Vo≠VDS1V_{o}\neq V_{DS1}Vo=VDS1，那么就会有电流失配

版图失配
好的版图应该这样：
1.3 电流镜偏置
M1支路电流被电流源强行拉为10μA10\mu A10μA，图中红色曲线
为保证支路电流不变，M1的栅漏电压随源极电压增加，图中绿色曲线
相应的，M2的栅极电压增加，所以电流也相应增加，图中蓝色曲线

电阻负载时，由于电阻R1R_{1}R1的存在，M2栅极电压随IM1I_{M1}IM1线性变化，M2的电流变化相当明显
我们对电流镜的要求是：参考电流不依赖于电源电压和噪声，输出电流依赖于参考电流和VDSV_{DS}VDS

用10μA10\mu A10μA的电流源替代电阻

二极管做负载

跟电阻负载类似

非线性电流镜

1.4 非线性电流镜
Beta-multiplier reference circuit
I=2(N−1)2R2k1NI=\frac{2(\sqrt{N}-1)^{2}}{R^{2}k_{1}N}I=R2k1N2(N−1)2
下图N=4，k1=120μ∗(10μ2μ)=600μN=4，k_{1}=120\mu*(\frac{10\mu}{2\mu})=600\muN=4，k1=120μ∗(2μ10μ)=600μ
I=26.5∗6.5M∗600μ∗4≈20μI=\frac{2}{6.5*6.5M*600\mu*4}\approx20\muI=6.5∗6.5M∗600μ∗42≈20μ
差不多

I=2(N−1)2R2k1NI=\frac{2(\sqrt{N}-1)^{2}}{R^{2}k_{1}N}I=R2k1N2(N−1)2
下图N=4，k1=120μ∗(2.5μ0.1μ)=3000μN=4，k_{1}=120\mu*(\frac{2.5\mu}{0.1\mu})=3000\muN=4，k1=120μ∗(0.1μ2.5μ)=3000μ
I=26.5∗6.5M∗3000μ∗4≈4μI=\frac{2}{6.5*6.5M*3000\mu*4}\approx4\muI=6.5∗6.5M∗3000μ∗42≈4μ

书上fg.20.17
仿真图

Start-Up ckt 电路的作用：当电路处于M1、M2栅极电压为0，M3、M4栅极电压为VDD，能处于稳态，为了破坏此稳态，引入Start-Up ckt 电路
当M1、M2栅极电位为0，MSU1断开，MSU2、MSU3导通，M3、M4栅极电压通过MSU3对M1、M2栅极充电，导致M1、M2、MSU1导通，然后由于MSU1导通，MSU3的栅极被拉到地，关断，电路状态回到需要的稳态
如果MSU2的宽长比很大，这会导致MSU3的栅极电压不会被拉到很低，如果VDD很大，会导致MSU3导通，会在M1处叠加电流，导致参考电流IM2I_{M2}IM2增大，如图所示为第二次增长的情形

Cascode

2.1 cascode Current Mirror

Vo≥VDS4+VGS1=Δ+Δ+VTHN=0.25∗2+0.8=1.3VV_{o}\geq V_{DS4}+V_{GS1}=\Delta+\Delta+V_{THN}=0.25*2+0.8=1.3VVo≥VDS4+VGS1=Δ+Δ+VTHN=0.25∗2+0.8=1.3V
由图知，当Vo<1.3VV_{o}<1.3VVo<1.3V，M4进入线性区，有M1在，M2不进线性区

Low-Voltage (Wide-Swing) Cascode

MWSMWSMWS管宽长比是M4M4M4的14\frac{1}{4}41，所以过驱动电压为ΔMWS=2Δ4\Delta_{MWS}=2\Delta_{4}ΔMWS=2Δ4
VG4=ΔMWS+VTHN=2Δ4+VTHNV_{G4}=\Delta_{MWS}+V_{THN}=2\Delta_{4}+V_{THN}VG4=ΔMWS+VTHN=2Δ4+VTHN
VGD4≤VTHNV_{GD4}\leq V_{THN}VGD4≤VTHN
所以输出端电压最多比M4栅极电压低VTHNV_{THN}VTHN
Vo≥2Δ4V_{o}\geq2\Delta_{4}Vo≥2Δ4，宽摆幅输出，挺好
不过在实际应用时，由于M2、M4都在线性区边缘，所以为了防止工艺误差，使两者跑到线性区去，我们一般把MWSMWSMWS管宽长比定为M4M4M4的15\frac{1}{5}51，这样VG4V_{G4}VG4略大，对M2、M4有好处

短沟器件

输出阻抗小了点儿，输出电流不够平

Regulated Drain Current Mirror

利用运放的开环增益很大的特性，形成虚短，强制拉平M1、M2的漏极电压

环路增益

讨论Beta-multiplier reference circuit的环路增益以及稳定性

以前学过，MOS放大管源极接电阻是负反馈
怎么负反馈的，来看一下

假设M2栅极是输入，M2漏极输出，输出经过M3栅极经过CS放大到M1漏极/栅极，构成反馈信号VfV_{f}Vf
开环增益AOL=VD2Vin=1gm4R1+1gm2A_{OL}=\frac{V_{D2}}{V_{in}}=\frac{\frac{1}{g_{m4}}}{R_{1}+\frac{1}{g_{m2}}}AOL=VinVD2=R1+gm21gm41
反馈回路VfVD2=−gm4gm1\frac{V_{f}}{V_{D2}}=-\frac{g_{m4}}{g_{m1}}VD2Vf=−gm1gm4
ACL=AOL1−FAOLA_{CL}=\frac{A_{OL}}{1-FA_{OL}}ACL=1−FAOLAOL
FAOL≥1FA_{OL}\geq1FAOL≥1时，系统不稳定
FAOL=gm4gm1⋅1gm4R1+1gm2=1gm1gm2+gm1R1=11/2+gm1R1<1FA_{OL}=\frac{g_{m4}}{g_{m1}}\cdot\frac{\frac{1}{g_{m4}}}{R_{1}+\frac{1}{g_{m2}}}=\frac{1}{\frac{g_{m1}}{g_{m2}}+g_{m1}R_{1}}=\frac{1}{1/2+g_{m1}R_{1}}<1FAOL=gm1gm4⋅R1+gm21gm41=gm2gm1+gm1R11=1/2+gm1R11<1
R1R_{1}R1变小，系统趋于不稳定，R1=0R_{1}=0R1=0，完蛋

实线增益，虚线相位

VfVin<0dB\frac{V_{f}}{V_{in}}<0dBVinVf<0dB，很好
如果在R1R_{1}R1上并联电容，那随着频率提高，阻抗变小，系统不稳定

频率到3.5M时，VfVin>0dB\frac{V_{f}}{V_{in}}>0dBVinVf>0dB，很不好

Current Mirror相关推荐

current sink/source, current mirror and current reference
Current sink/source(电流源):饱和区MOS管就可以当作一个电流源, Current mirror(电流镜):可以说是current sink/source的一种延展.其设计原则是: ...
[CentOS7] 常用工具之差异备份工具 rdiff-backup
差异备份: rdiff-backup ==> 用于累积差异备份,加上自己写的shell script,每日备份,效果更佳先用yum search rdiff-backup看看是否yum源含有r ...
gm/Id 设计方法
gm/Id方法的原理关于gm/id设计方法的原理请看Stanford ee214b的课件.这两篇对基本原理已经讲的很详细,再次不过多阐述.本篇博客主要讲如何使用gm/Id方法. 简单概括gm/Id方 ...
Multisim14创建LM386教程（含所需文件）
第一步:在"Tools"一栏中选中"Component Wizard". 第二步:输入组件信息,点击'Next >'. 第三步:点击'Select a f ...
寄生感知共质心 FinFET 布局和布线以实现电流比匹配
摘要 2016 由于更有效的通道控制和更低的功耗,FinFET 技术被认为是现代高性能和低功耗集成电路设计的更好替代方案. 然而,与传统平面CMOS技术相比,基于FinFET技术的工艺变化导致的栅极错 ...
初级模拟电路：3-11 BJT实现电流源
回到目录 1. 恒流源 (1)简易恒流源用BJT晶体管可以构造一个简易的恒流源,实现电路如下: 图3-11.01 前面我们在射极放大电路的分压偏置时讲过,分压偏置具有非常好的稳定性,几乎不受晶体管的 ...
自动电流镜布局 (ACML) 工具
摘要 2019 模拟布局自动化的大部分研究领域是由计算机工程师而不是模拟布局工程师所从事的,因此,大多数解决方案都无视工程师遵循的许多限制.约束和约定. 本文介绍了一种解决方案,该解决方案利用模拟布局 ...
Multisim中创建LM386元件
Multisim中创建LM386元件符号文件:LM386.sym SPICE模型文件:LM386.cir 所需文件:符号文件(LM386.sym)和SPICE模型文件(LM386.cir),请先单击 ...
RazaviChap5
Design of Analog CMOS Integrated Circuits Chap5(Razavi) Current Mirrors and Biasing Techniques Basic ...

Current Mirror

Current Mirror

基本电流镜

非线性电流镜

Cascode

环路增益

Current Mirror相关推荐

最新文章

热门文章