11，xilinx 7系列FPGA理论篇—

注：学习、交流就在博主的个人weixin公众号 “FPGA动力联盟” 留言或直接+博主weixin “fpga_start” 私信~

上篇咱们简单的说了I/O的电气特性，本篇咱们接着介绍I/O逻辑资源，先贴上两张图。图1为HP BANK的I/O模块，图2为HR BANK的I/O模块，两者区别在于后者无ODELAYE模块。

图1：HP BANK I/O模块

图2：HR BANK I/O模块

I/O逻辑资源主要包含5部分：

1， ILOGIC

ILOGIC即输入信号处理逻辑，紧挨着IOB，外界的输入信号最先经过的就是ILOGIC。ILOGIC是由许多的数据选择器和一个IDDR(input

Double data rate)触发器构成。该触发器既可以双沿捕获输入数据也可以拆分成普通单沿触发器。在HP BANK中，ILOGIC被称为ILOGICE2，在HR BANK中，ILOGIC被称为ILOGICE3。图3给出了ILOGICE3的示意图：

图3：ILOGICE3示意图

2， IDELAY

IDELAY被称为信号延迟模块，它的作用就是把信号延迟一段时间。对于一些需要对齐的输入信号来说，这至关重要。在7系列FPGA中，它被称为IDELAYE2。IDELAYE2可以将信号延迟0~31节，在这区间任意可调，并且每节的延迟精度约为78ps（1/(32×2×FREF)，FREF为IDELAYCTRL的参考时钟）。图4为IDELAYE2例化框图。

图4：IDELAYE2例化框图

3， IDELAYCTRL

IDELAYCTRL其实是个辅助模块，这么说吧，只要咱们使用了IDELAY或者ODELAY，IDELAYCTRL必须被使用，要不然就无法正常工作。因为IDELAY或者ODELAY的延迟精度是由IDELAYCTRL的输入时钟决定的，一般为200MHz。下图5为IDELAYCTRL例化框图。

图5：IDELAYCTRL例化框图

4， ODELAY

ODELAY和IDEALY的使用方式差不多，只不过ODELAY是用作输出信号的延迟。另外，HR BANK内没有ODELAY，HP BANK才有，被称为ODELAYE2。使用ODELAYE2时同样需要例化IDELAYCTRL。图6为ODELAYE2例化框图：

图6：ODELAYE2例化框图

5， OLOGIC

OLOGIC包括2个部分：一个用于配置输出路径。另外一个用于配置三态控制路径。输出路径和三态控制路径都可以独立配置成沿触发器、ODDR以及组合逻辑输出。

图7：OLOGIC示意图

总得来说，I/O逻辑资源就是用来获取或者输出信号。对面一般的低速信号而言，I/O逻辑资源体现不出优势，用不用都不影响最终结果，但是对于高速信号而言，就必须使用I/O逻辑资源了，不能够正确使用它，整个FPGA逻辑代码完全无用。但是FPGA不就是用来处理高速信号的么？所以I/O这一块应该是整个FPGA的精华之处，当然也是使用最难的部分了。。。。。。

为了方便咱们使用I/O逻辑资源，xilinx公司专门将本篇介绍的几种模块集中起来，构成了功能强大的源语ISERDESE2和OSERDESE2，咱们只需要调用源语，正确使用源语就能够完成高级的I/O逻辑设计了，下篇咱们就聊聊高级逻辑资源ISERDESE2和OSERDESE2吧！

11，xilinx 7系列FPGA理论篇——IO逻辑资源简介相关推荐

7，xilinx 7系列FPGA理论篇——CMT时钟模块简介
上篇咱们仅仅简要的介绍了时钟的用法,并未详细的说明,主要是因为很多时钟用法是针对特定的应用需求,无法一一介绍.本篇咱们将重提上篇的CMT时钟模块,聊一聊它的用法.可以这么说,每个靠谱的FPGA设计里都 ...
3，xilinx 7系列FPGA理论篇——7系列FPGA简介
注:学习.交流就在博主的个人weixin公众号 "FPGA动力联盟" 留言或直接+博主weixin "fpga_start" 私信~ xilinx公司的7系列F ...
8，xilinx 7系列FPGA理论篇——slice篇简介
Xilinx的官方文档在介绍FPGA的逻辑资源时通常是按照CLB(Configurable Logic Block)来介绍,把CLB作为FPGA里的最小逻辑单元.但是CLB是由2个slice构成,因此 ...
6，xilinx 7系列FPGA理论篇——时钟操作法则
上一篇咱们介绍了7系列FPGA的时钟区域的内部结构,本篇咱们接着介绍如何实际操作时钟.不说其它的,直接先上两张图,大家如果能看懂这两张图,那么就不用浪费时间往下看了..... 1,MRCC:被外部差分 ...
13，xilinx 7系列FPGA理论篇——IO_FIFO篇简介
前3篇咱们介绍了 SelectIO 逻辑资源,本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融.相得益彰的另一个概念--IO_FIFO. 1个IO_FIFO包括1个IN_FIFO 和1个OUT_F ...
14，xilinx 7系列FPGA理论篇——MGT简介
注:学习.交流就在博主的个人weixin公众号 "FPGA动力联盟" 留言或直接+博主weixin "fpga_start" 私信~ 本篇咱们来介 ...
创龙Xilinx Artix-7系列FPGA开发板的拨码开关、拓展IO
TLA7-EasyEVM开发板是一款由广州创龙基于Xilinx Artix-7系列FPGA自主研发的核心板+底板方式的开发板,可快速评估FPGA性能.核心板尺寸仅70mm x 50mm,采用沉金无铅工 ...
Xilinx 7系列FPGA概览
Xilinx 7系列FPGA概览文章目录 Xilinx 7系列FPGA概览 1.Xilinx的四个工艺级别 2.Virtex.Kintex.Artix和Spartan 3.7系列特点 4.7系列命名 ...
基于Xilinx Kintex-7系列FPGA高端设计的TLK7-EVM评估板简介
TLK7-EVM评估板简介创龙科技TLK7-EVM是一款基于Xilinx Kintex-7系列FPGA设计的高端评估板,由核心板和评估底板组成.核心板经过专业的PCB Layout和高低温测试验证, ...

11，xilinx 7系列FPGA理论篇——IO逻辑资源简介

11，xilinx 7系列FPGA理论篇——IO逻辑资源简介相关推荐

最新文章

热门文章