1、绘制禁止铺铜区域

1.1、自由绘制

在铺铜前一般要先放置禁止铺铜区域,以规定铺铜的范围,一般禁止铺铜区域分为Rout Keepin和Rout Keepout两种类型,Rout Keepin是在区域外禁止铺铜,Rout Keepout是在区域内禁止铺铜。

Setup---Areas---Route Keepin:

点击了Rout Keepin后默认是以多边形来绘制,可以在工具栏中切换要绘制的形状。

1.2、根据外框生成

如果你的板子的外形是不规则形状,则Z-Copy根据外框的形状来生成铺铜区域。点击Edit-> Z-Copy后选择板子的外框,

在右边的Options栏中选择Rout Keepin,其中到size中的contact是缩小,Expand是扩大,offset是需要缩小或扩大的尺寸。

同理,Rout Keepout禁止铺铜区域也可以按照2同样的方法进行设置。

2、铺铜参数设置

标题栏选 Shap->Global Dynamic Params

2.1、设置线宽和间距

2.2、光绘格式设置

光绘格式要与出光绘文件的格式相一至,否则会报错,国内一般选Gerber RS274X。

2.3、Clearances保持默认即可

2.4、热风焊盘设置

3、铺铜

铺铜常用的是Shape下的命令进行操作,可以选择多边形,矩形和圆形。

可以直接利用多边形和矩形以及圆形直接进行铺铜,铺铜之前需要在Options中设置铺铜的参数,top为铺铜的电气层,type为铺铜的类型,Dynamic copper为动态实心铺铜,可以自动避让,static solid为静态实心铺铜,不会自动避让,一般都是选择Dynamic copper动态实心铺铜。name是选择铺铜的网络。

铺铜效果

4、修改铺铜属性

对于已经铺设的铜皮,如果需要更改网络属性或外形等属性时2可以Select Shape进行更改,点击Select Shape后选择需要更改的铜皮。

在右边的Options栏中可以修改铜皮的网络属性。

在Select Shape的状态下右键可以更改其他的属性,如编辑边界Edit Boundary。

5、删除死铜

如果出现死铜需要删除时,可以利用Shape->Delete Islands进行删除,点击了Shape->Delete Islands后死铜会高亮显示,可以自行删除需要删除的死铜,同时也可以在Options中一键删除。

6、隐藏铺铜

Allegro->Setup->User Preferences…->Display->Shape_fill->no_etch_shape_display选项打勾后按Apply应用。

7、铜皮分割

7.1、绘制分割线

点击add line工具,在Options中选择 anti Etch  subclass和top(表示只分割top铜皮),线宽设置成0.2mm(不能为0)。设置完成后用工具画出分割线。

7.2、 分割平面

edit->split plane->create

选择需要分割的层,这里分割的是顶层top

分割后分配铜皮的网络

完成

8、铜皮合并

要将两张铜皮合并成一张铜皮,需要满足以下条件:
        1. 铜皮是同一网络
        2. 铜皮是同一类型(动态铜皮或静态铜皮)
        3. 铜皮之间有重叠部分。

步骤:

点击菜单Shape –>Merge Shape 命令,选择符合条件的铜皮即可


完成:(图中就是一个矩形的铜皮和一个圆形的铜皮合并在一起)

Cadence Allegro PCB 铺铜管理相关推荐

  1. Cadence Allegro PCB 铺铜(覆铜)Shape呈格点状填充而不是完整全铜显示问题–Allegro技巧...

    http://www.mr-wu.cn/cadence-allegro-pcb-shape-display-problem-disable-opengl-mode/ 转载于:https://www.c ...

  2. AD19——PCB铺铜方式三(铺铜管理器)

    铺铜管理器是最常用的铺铜方式,适用于任何PCB板框(此方式是最玄学的,我严重怀疑是软件问题,或者是盗版软件问题) 这是一个布好线的PCB的板子,需要铺铜: 1.在Top Layer层,工具-铺铜-铺铜 ...

  3. AD铺铜中用铺铜管理器进行铺地

    在日常生活中,我们画PCB板,连完所有的信号线,最后剩下地没有连时,我们就可以通过对地进行铺铜操作.下面我们就以AD20中的铺铜管理器来对地进行铺铜操作! Step 01:打开铺铜管理器: 工具→铺铜 ...

  4. Cadence Allegro PCB设计88问解析(十八) 之 Allegro中差分规则设置

    一个学习信号完整性仿真的layout工程师 我们在进行layout设计时,进行会遇到差分信号的layout,像USB和HDMI等,是需要控制阻抗的,那么我们在走线的时候,也需要从电器规则和物理规则上设 ...

  5. OrCAD 与 Cadence Allegro PCB 入门 - 以 16.6版本为例 (3)

    来源https://blog.csdn.net/HururuKun/article/details/79606540 OrCAD 与 Cadence Allegro PCB 入门 - 以 16.6版本 ...

  6. Cadence Allegro PCB如何快速放置网表器件

    Cadence Allegro PCB如何快速放置网表器件 本章节教会大家如何在Cadence Allegro PCB中快速放置器件的方法. 在设计PCB的时候,当我们完成导网表和绘制板框工作后,然后 ...

  7. Cadence Allegro PCB中如何导出BOM

    Cadence Allegro PCB中如何导出BOM 本章节教大家如何在PCB中导出BOM表. 1.打开Tools菜单栏下Reports命令. 2.在Reports对话框下选择Bill of Mat ...

  8. Cadence Allegro PCB设计88问解析(十四) 之 Allegro中库路径设置方法

    一个学习信号完整性的layout工程师 大家在进行Layout设计时,最重要就是导入网表,放入元器件,然后进行走线.那其中的元器件就是今天和大家分享的一点,不管是阻容感,还是各种IC.连接器都是有封装 ...

  9. 几楼电路精灵——Cadence Allegro PCB对比

    Cadence Allegro PCB对比 1.功能说明 2.电路精灵下载 1.功能说明 2.电路精灵下载 http://www.jiloukeji.com QQ群: 573039197(Cadenc ...

最新文章

  1. uva 10491 Cows and Cars
  2. BCH社区公益广告位计划
  3. c 语言三种正规循环,C语言复习题库
  4. docker always_介绍两款Docker可视化工具
  5. Swift2.1 语法指南——自动引用计数
  6. 三篇文章了解 TiDB 技术内幕——说存储
  7. 计算机网络是互相连接的自治系统,自治系统内ip子网和sdn子网的互联机制imisa-江苏计算机网络.pdf...
  8. HANA kernel dump
  9. 生日快乐程序_祝肖战1005生日快乐-用R给他画个蛋糕爱心吧
  10. iOS-夜间模式(换肤设置)
  11. python,可变参数
  12. MongoDB学习笔记(查询)
  13. 降龙十八掌之SpringBoot 使用Swagger2打造在线接口文档
  14. ET5.0 配置Excel
  15. 2017 CCCC预赛总结
  16. 2022年保健品行业研究报告
  17. 华硕rt-ac85p更换新驱动(一)
  18. 基于opencv第三方视觉库,通过内网IP调用手机摄像头,实现人脸识别与图形监测
  19. 一则有意思的产品小故事
  20. 前端面试总结2020年9月12家面试

热门文章

  1. 在线JSON转CSV工具
  2. Spring i18n 国际化样例
  3. 计算机视觉——KNN算法(k近邻)
  4. 初识 MySQL 数据库
  5. c++ string头文件详解
  6. HC32F460 RT-Thread Nano版移植
  7. ipynb文件转化成py文件
  8. 请确保swagger资源接口正确.
  9. 生物探针技术与使用现状
  10. CentOS下添加Root权限用户(超级用户)方法