FPGA实现CortexM3内核

参考
使用CMSDK搭建CortexM3SoC
手把手教你搭建基于Cortex-M3的专用SoC

所有文件https://github.com/ian-lab/my_CortexM3

首先从arm官网 https://silver.arm.com/browse/AT421下载CortexM3的评估版IP，下面图片为文件内容，m3内核位于\m3designstart\logical\cortexm3integration_ds_obs\verilog\cortexm3ds_logic.v

使用CMSDK创建AHB总线矩阵，根据需要修改slave 和 master 数量和他们的连接关系

<?xml version="1.0" encoding="iso-8859-1" ?><!-- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -  -->
<!--  The confidential and proprietary information contained in this file   -->
<!--  may only be used by a person authorised under and to the extent       -->
<!--  permitted by a subsisting licensing agreement from ARM Limited.       -->
<!--                                                                        -->
<!--             (C) COPYRIGHT 2001-2013 ARM Limited.                       -->
<!--                 ALL RIGHTS RESERVED                                    -->
<!--                                                                        -->
<!--  This entire notice must be reproduced on all copies of this file      -->
<!--  and copies of this file may only be made by a person if such person   -->
<!--  is permitted to do so under the terms of a subsisting license         -->
<!--  agreement from ARM Limited.                                           -->
<!--                                                                        -->
<!-- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -  -->
<!--  Version and Release Control Information:                              -->
<!--                                                                        -->
<!--  Checked In          : $Date: 2013-04-10 14:52:50 +0100 (Wed, 10 Apr 2013) $ -->
<!--                                                                        -->
<!--  Revision            : $Revision: 243490 $                             -->
<!--                                                                        -->
<!--  Release Information : Cortex-M System Design Kit-r1p0-01rel0
<!--                                                                        -->
<!-- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -  -->
<!--  Purpose             : Example XML file, defining an interconnect for  -->
<!--                        2 AHB Masters and 3 AHB Slaves.                 -->
<!--                                                                        -->
<!--  Note                : This information will overwrite parameters      -->
<!--                         specified on the command line                  -->
<!-- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -  --><cfgfile><!-- - - - - *** DO NOT MODIFY ABOVE THIS LINE *** - - - - - - - - - - -  --><!-- Global definitions --><architecture_version>ahb2</architecture_version><arbitration_scheme>burst</arbitration_scheme><routing_data_width>32</routing_data_width><routing_address_width>32</routing_address_width><user_signal_width>0</user_signal_width><bus_matrix_name>L1_AHBMatrix</bus_matrix_name><input_stage_name>L1_AHBInputstg</input_stage_name><matrix_decode_name>L1_AHBDecoder</matrix_decode_name><output_arbiter_name>L1_AHBArbiter</output_arbiter_name><output_stage_name>L1_AHBOutputStg</output_stage_name><!-- Slave interface definitions -->
<!-- DCODE SLAVE --><slave_interface name="S0"><sparse_connect interface="M0"/><address_region interface="M0" mem_lo="00000000" mem_hi="0000ffff" remapping='none'/></slave_interface>
<!-- ICODE SLAVE --><slave_interface name="S1"><sparse_connect interface="M0"/><address_region interface="M0" mem_lo="00000000" mem_hi="0000ffff" remapping='none'/></slave_interface>
<!-- SYS SLAVE --><slave_interface name="S2"><sparse_connect interface="M1"/><sparse_connect interface="M2"/><address_region interface="M1" mem_lo="20000000" mem_hi="2000ffff" remapping='none'/><address_region interface="M2" mem_lo="40000000" mem_hi="4fffffff" remapping='none'/></slave_interface><!-- Master interface definitions --><!-- ITCM MASTER --><master_interface name="M0"/><!-- DTCM MASTER --><master_interface name="M1"/><!-- APBBRIDGE MASTER --><master_interface name="M2"/><!-- - - - - *** DO NOT MODIFY BELOW THIS LINE *** - - - - - - - - - - - --></cfgfile>

在cmsdk\logical\cmsdk_ahb_busmatrix路径下创建一个makefile文件，内容为，然后make生成总线矩阵代码。（W10系统中安装WSL）

all:    sudo bin/BuildBusMatrix.pl -xmldir xml -cfg mybusmtx.xml -over -verbose

执行命令时可能会报错

需要将.\cmsdk_ahb_busmatrix\bin\lib\xmlparser.pm852行改成

if ( $ParentKey =~ s/}\{([a-z0-9\.\-\_]+)\[1\]$// ) { $MatchNode = $1; }

m3核心中STCLK、STCALIB端口连线方式 https://developer.arm.com/documentation/ka001325/latest

FPGA实现CortexM3内核相关推荐

Cortex-M3内核的指令系统
文章目录 1 Cortex-M3内核的指令系统 1.1 指令系统简介 1.2 数据传送指令 1.3 中断开关指令 1.4 条件跳转指令 1.5 运算指令 1 Cortex-M3内核的指令系统 1.1 ...
Cortex-M3内核中的异常
文章目录 1 Cortex-M3内核中的异常 2 PendSV异常 3 异常处理 3.1 异常处理流程 3.2 EXC_RETURN 1 Cortex-M3内核中的异常系统异常列表: 2 PendS ...
uC/GUI 在Cortex-M3 内核上的移植
屈环宇--嘉兴学院一.简介是一种专为嵌入式系统设计的图形界面支持系统.它的代码全部由标准C 编写,模块化的设计,具有很强的可移植性.uC/GUI 适应大多数的黑白或彩色LCD 的应用,还提供一个 ...
ARM CORTEX-M3 内核架构理解归纳
ARM CORTEX-M3 内核架构理解归纳来源:网络个人觉得对CM3架构归纳的非常不错,因此转载基于<ARM-CORTEX M3 权威指南>做学习总结: 在我看来,Cotex-M3 ...
RISC-V (CH32V103)与Cortex-M3内核(CH32F103)单片机中断延时测评
最近在学习RISC-V架构的MCU,特地学习了一下"中断处理机制",对比之前使用过的Cortex-M3内核单片机,研究它们在中断执行和处理上的差异和效率. 样品选择 CH32V10 ...
基于Fujitsu FM3 32-bit ARM Cortex-M3 内核的MCU 开发
基于Fujitsu FM3 32-bit ARM Cortex-M3 内核的MCU 开发(第一篇) 前言:目前,由于本人毕业设计要求是基于富士通单片机MB9BF121J的四轴飞行器控制,所以就开 ...
Cortex-M3内核知识总结
常用Cortex-M3内核知识总结文章按照大致按照内核手册的顺序编写,同时加入自己的理解总结,方便以后进行查阅. 处理器模式以及特权级处理器模式分为线程模式与处理模式,复位后进入的线程模式特权,线 ...
【 Net Micro Framework PortingKit – 10】世界首款Cortex-M3内核MFV4诞生
目前在Cortex-M3平台上最常见的嵌入式操作系统就是UCOSII了,除此之外可支持的主流嵌入式操作系统就难以见到了,这是因为Cortex-M3主频较低(常见72M),不支持MMU,片内Flash和 ...
嵌入式系统原理及应用《基于ARM Cortex-M3 内核的STM32F103系列微控制器》思维导图
嵌入式系统原理及应用 <基于ARM Cortex-M3 内核的STM32F103系列微控制器>课程思维导图目录第一章嵌入式系统概论第二章嵌入式系统开发第三章 ARM Corte ...

FPGA实现CortexM3内核

FPGA实现CortexM3内核相关推荐

最新文章

热门文章