【FPGA学习】ISE调试助手：逻辑分析仪（ChipScope Pro）

一、chipScope Pro介绍

与Modelsim软件仿真有所不同，chipscope pro是在线式的仿真，更准确的观察数据的变化，方便调试。是一个可以随时监测FPGA数据变化的一个便捷工具，而且Schipscope pro并不是一个仿真工具，准确地说，应该是一个强大的嵌入式示波器。

在FPGA的调试阶段，传统的方法在设计FPGA的PCB板时，保留一定数量的FPGA管脚作为测试管脚。在调试的时候将要测试的信号引到测试管脚，用逻辑分析仪观察内部信号。

　　这种方法存在很多弊端：一是逻辑分析仪价格高昂，每个公司拥有的数量有限，在研发期间往往供不应求，影响进度；二是PCB布线后测试脚的数量就确定了，不能灵活地增加，当测试脚不够用时会影响测试，测试管脚太多又影响PCB布局布线。

ChipScope Pro是ISE下一款功能强大的在线调试工具。面对这些问题，ChipScope Pro都可以有效地解决,ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam，根据用户设定的触发条件将信号实时地保存到这些BlockRam中，然后通过JTAG口传送到计算机，最后在计算机屏幕上显示出时序波形。

不论是QII 的single tap，还是xilinx的chioScope Pro 对调试软件的配置无非都是对采样时钟、采样深度、触发位置、触发位置、触发条件、采样信号这几个方面的配置。

采样时钟：一般与采样信号的时钟频率一致

采样深度：逻辑分析仪就是在设计内部插入RAM把我们观察的信号按照设置条件储存到RAM中，然后从JTAG线读取到上位机界面显示，这里采样储存深度指的是RAM的深度，故要设置合理。

触发位置：不同于QII xilinx的chipSope pro的触发位置可以随意调整，触发位置即，触发时刻在“示波器”屏幕中的位置，根据自身要观察的需求去设置，

二、使用流程

1、建立chipScope ip核

2、双击打开.cdc文件，对ip核进行配置

在打开它之前，有一个很重要的操作，右键synthesize-XST，选择process properties.

在keep hierarchy 中选择yes. 即设置综合时保持层次，这样在综合后的电路中会保持模块化，方便我们找到所想观察的信号。否则，很多信号会被优化掉，chipscope找不到想要的信号来观察。

DEVICE、ICON默认进去ILA配置选项

触发端口数正常一个就足够了，但是为了后期方便观察，可以多设置几个，便于后面的观察以及删除等操作。

触发位宽：用户需要观察信号的总位宽。

Match type 触发类型的选择，这里一般默认选择basic w/edges，这样可以设置当信号处于0，或1，或者上升，下降沿时触发。这里R代表上升沿，F代表下降沿，B应该代表只要发生变化就触发

触发深度一般情况下需要计算的出，例如：要查看有50mclk发出的波特率为9600,10bit的数据那么触发深度为：（（1/9600）*10）/20,由于触发位置的不同，以及我们的观察需要，一般要取比这个大的数值。

根据相应的端口，填充所需要的信号，这里注意CH0~CHx的填充顺序要正确不要填反了，所以可以点击NET name改变信号的排列顺序，这里选择名为FDC、FDCE对应寄存器的信号。

三、编译、

完成后双击Anakyze Design Using ChipScope

四、ChipScope Pro配置

选择生成的bit文件，如果之前下载过板卡这不需要重新选择。

设置触发条件

运行触发检测

在调试助手发送数据并且上位机收到aa时提示Sample Buffer Is Full着说明触发已经采集

双击Waveform 即可看到相应的波形。

小结

ChipScope Pro 整个过程比较繁杂，并且编译时速度比较慢，采样深度收到片内资源的限制等等不便利，但是相比modelsim这样的仿真软件，逻辑分析仪能够真实、精确的采集出当前片内信号的真实情况，所以能在FPGA学习中掌握，分析仪的使用非常的重要。

参考1：ISE中chipscope的使用教程_little_ox的博客-CSDN博客_ise的chipscope使用教程

参考2：FPGA设计开发软件ISE使用技巧之：片上逻辑分析仪（ChipScope Pro）使用技巧_公孙璃的博客-CSDN博客_ise逻辑分析仪