LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成

使用三个十进制实现千进制计数并分频
module top_module (
input clk,
input reset,
output OneHertz,
output [2:0] c_enable
); //

wire [9:0] q1,q2,q3;
//三个十位计数器
bcdcount counter0 (clk, reset, c_enable[0],q1);
bcdcount counter1 (clk, reset, c_enable[1],q2);
bcdcount counter2 (clk, reset, c_enable[2],q3);assign c_enable = { (q1==9 && q2==9) , q1==9 , 1'b1 };
assign OneHertz = q1==9 && q2==9 && q3==9;

endmodule

LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成相关推荐

verilog之分频大全
verilog各种分频大全--50占空比三分频偶数分频时序图代码 module div_even (input clk,input rst_n,output clk_out ); paramet ...
【数字IC手撕代码】Verilog奇数分频|题目|原理|设计|仿真（三分频，五分频，奇数分频及特殊占空比）
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录! [数字IC精品文章收录]学习路线·基础知识·总线·脚本语言·芯片求职· ...
verilog奇数分频，三分频实例
verilog奇数分频,三分频实例目的:输入一个时钟信号,输出占空比为50%的三分频. 首先得到一个占空比为1/3的分频时钟,然后将输入信号取反,得到一个移相180度的占空比为1/3的分频时钟,将两 ...
【数字IC手撕代码】Verilog偶数分频|题目|原理|设计|仿真（二分频，四分频，六分频，八分频，偶数分频及特殊占空比）
芯片设计验证社区·芯片爱好者聚集地·硬件相关讨论社区·数字verifier星球四社区联合力荐!近500篇数字IC精品文章收录! [数字IC精品文章收录]学习路线·基础知识·总线·脚本语言·芯片求职· ...
verilog奇偶分频详解
文章目录偶分频 2分频 2N分频奇分频 3分频高电平 3分频低电平一般结果推导奇偶分频是一个很常见的问题,这里探讨的分频都是对于占空比为50%的信号分频,分频后的信号也是50%占空比.分频原信 ...
（40）Verilog实现序列10111【状态机三段式】
(40)Verilog实现序列10111[状态机三段式] 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)Verilog实现序列10111[状态机三段式] 5)结语 1. ...
[黑金原创教程][连载][iBoard 电子学堂][第八卷设计任意波发生器]第三篇直接数字合成（DDS）原理...
一.什么是频率频率是指单位时间内某事件重复的次数.在电子学中,信号的频率是指单位时间内信号的周期数,单位是赫兹(Hertz,简称Hz).很多年前有一个著名的德国物理学家海因里希 · 鲁道夫 · 赫兹 ...
如何把三个pdf文件合成一个？
如何把三个pdf文件合成一个?PDF对于小伙伴们来说是很熟悉的文件格式,平时在网站上下载素材时多数都是pdf格式.pdf格式的文件有非常人性化的功能,兼容性高.传输便捷.安全性好.排版整洁,pdf在我 ...
ModuleAim Verilog同步置数、同步清零的计数器实验
ModuleSim Verilog同步置数.同步清零的计数器实验 #全文复制可运行,经验证无错你好! 这是你第一次使用 ModuleAim同步置数.同步清零的计数器实验如果这是你第一次项目,推荐一 ...

LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成

LL-verilog 1000HZ分频为1HZ使用三个十位计数器合成相关推荐

最新文章

热门文章