vivado-vscode 新手使用说明 - verilog

2024-05-21 18:17:53

vivado联合vscode使用

vivado下打开
settings -> text editor -> 修改 current editor 为 custom editor definition
路径为vscode的安装路径 + “英文空格” + -g [file name]:[line number]。

vscode 常用插件

下图所示为常用插件，可根据需要安装

vscode 生成例化 / testbench文件

安装插件verilog-testbench
注意：需要安装python 和 chatdet 3.0.4
安装使用教程：https://zhuanlan.zhihu.com/p/346330957

vscode自动纠错

1、安装插件 Verilog-HDL/SystemVerilog/Bluespec SystemVerilo
2、将vivado安装目录下的xvlog路径添加到系统环境变量里面

3、需要打开cmd输入xvlog – version 查看是否添加成功，如果没成功，关机重启

4、设置vscode：

vscode 格式化文档

插件terosHDL和verilog - format 均可以实现。
在两个都安装的情况下，在要格式化的文档内部，右键点击 - 使用…格式化文档，可以设置默认使用插件。

使用verilog - format 插件时有一些注意事项：
1、在vscode里面安装好verilog - format 插件后，还需要手动配置一些东西，下载链接里的verilog-format-master文件
链接：https://pan.baidu.com/s/1gdoAaAIwc4wWf3u1cAB1Jg
提取码：vmb8
2、找到verilog - format 插件位置，下图中两个文件需要从步骤1下载的文件中获得，这两个文件的位置在图2

3、配置这两个路径：verilog-format.exe和.verilog-format.properties的路径
C:\Users\FPGA.vscode\extensions\ericsonj.verilogformat-1.0.1\verilog-format.exe
C:\Users\FPGA.vscode\extensions\ericsonj.verilogformat-1.0.1\verilog.verilog-format.properties
4、如果电脑没有jave，第一次使用格式化文档会跳转java下载界面，下载安装就行。
5、如果格式化文档不起作用，修改目录下的package.json文件里面第31行，setting改为settings
说明见链接：https://github.com/ericsonj/vscode-verilogformar/issues/1

6、在文件 .verilog-format.properties 里修改格式风格。

vivado-vscode 新手使用说明 - verilog相关推荐

最新TeamViewer绿色便携单文件版之新手使用说明
TeamViewerPortable单文件版的新手使用说明 TeamViewer这款神器用的人越来越多了,她是否经常在如下场景中有出现: 1.在自己学校的公共电脑上使用TeamViewer通过inte ...
vivado环境下用Verilog语言实现编码器
** vivado环境下用Verilog语言实现编码器 ** 编码器的分类编码器通常分为两大类: 普通编码器和优先编码器. 其中,普通编码器对某一个给定时刻只能对一个输入信号进行编码的编码器, 它的 ...
以Vivado synthesis支持的Verilog结构来学习 Verilog语句可综合性
查Verilog结构是否可综合查Verilog 系统task与function是否可综合查Verilog 基本单元(原语)是否可综合查Verilog 保留的关键词文章目录 1 Verilog ...
vivado+vscode
参考文章: VIVADO使用vscode实现实时纠错与自动补全等功能 Vivado加上VsCode让你的生活更美好步骤一. 双击 .v文件即可弹出vscode 步骤二.安装Verilog扩展插件搜 ...
高手经验：一个新手的verilog学习经验
我学verilog语言进行FPGA设计也就半年时间,很多的东西就是在EDACN上学到的,现在想说说自己对使用verilog进行FPGA设计的一些体会,我水平不高,主要是为新手朋友们介绍自己的一点经验少 ...
Vivado安装使用【Verilog】
Vivado[Verilog] 前言推荐 Vivado安装使用 vivado操作组合电路新建工程添加源文件为设计添加约束工程的实现调试开发板验证 vivado操作时序电路新建工程添加 ...
使用VIVADO LICENSE 加密VHDL/Verilog 文件（二）
继上一次编写vivado加密文章之后,细读赛灵思 UG1118,进行详细学习整理如下文.如有疑问可自行阅读英文版本手册. 一.VIVADO加密的TCL命令 Tcl命令在vivado的Tcl Conso ...
Vivado下几条 Verilog 综合规则
下面的经验在vivado的RTL级综合验证: 总体原则:操作要与输出信号相关,不相关的全部视为无用信号,综合成电路是被综合掉. 1,always过程中中间变量自己给自己赋值的操作,在综合出来的电路中 ...
vscode怎么运行verilog语言_VScode中不同语言使用不同字体，如C/C++，VHDL
VScode中不同语言使用不同字体. 问题背景:C/C++语言可以使用连体Fira code, 而VHDL语言<=作为赋值语句显然不能连体显示为小于等于想达到的效果: VHDL <=原 ...

最新文章

热门文章