8线-3线编码器的Verilog语言描述

3位二进制编码器的真值表：

直接上代码：用的是case语句

module coder8_3(a,b);input a;output b;wire [7:0] a;reg [2:0] b;always@(a or b)begin:coder8_3case (a)    8'b10000000:b=3'b000;8'b01000000:b=3'b001;8'b00100000:b=3'b010;8'b00010000:b=3'b011;8'b00001000:b=3'b100;8'b00000100:b=3'b101;8'b00000010:b=3'b110;8'b00000001:b=3'b111;    endcaseend
endmodule

仿真结果：

8线-3线编码器的Verilog语言描述相关推荐

使用Verilog语言描述计数器——脉动计数器；脉动计数器具有减法计数功能。采用模块设计和行为级设计方法。
使用Verilog语言描述计数器--脉动计数器. 内容说明: 本次设计的计数器属于脉动计数器.使用Verilog语言设计,并且设计方法采用模块设计和简单的行为级设计.会有这两种设计的对比测试.最后,会 ...
对于Verilog语言的一些总结
1.不使用初始化语句: 2.不使用延时语句: 3.不使用循环次数不确定的语句,如:forever,while等: 4.尽量采用同步方式设计电路: 5.尽量采用行为语句完成设计: 6.always过程块 ...
Verilog语言实现并行（循环冗余码）CRC校验
1 前言 (1) 什么是CRC校验? CRC即循环冗余校验码:是数据通信领域中最常用的一种查错校验码,其特征是信息字段和校验字段的长度可以任意选定.循环冗余检查(CRC)是一种数据传输检错功能, ...
HDL4SE：软件工程师学习Verilog语言（十四）
14 RISC-V CPU初探前面我们介绍了verilog语言的基本语法特征,并讨论了数字电路设计中常用的状态机和流水线结构,然后我们借鉴SystemC的做法,引入了HDL4SE建模语言,以及相应的 ...
（146）Verilog编程：8线-3线优先编码器
(146)Verilog编程:8线-3线优先编码器 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)Verilog编程:8线-3线优先编码器: 5)结束语. 1.1.2 ...
vivado环境下用Verilog语言实现编码器
** vivado环境下用Verilog语言实现编码器 ** 编码器的分类编码器通常分为两大类: 普通编码器和优先编码器. 其中,普通编码器对某一个给定时刻只能对一个输入信号进行编码的编码器, 它的 ...
编码器 | 如何用两片8线-3线优先编码器扩展成16线-4线——数电第四章学习
编码器普通编码器优先编码器扩展为了区分不同的事务,将其中的每个事物用一个二值代码表示,编码器的功能就是将输入的每一个高低电平编成一个对应的二进制代码. 普通编码器意思即是可以通过看Y1Y2Y ...
用一片CD4532构成8-3线编码器与用两片CD4532构成16线-4线优先编码器
VerilogHDL程序设计与仿真作业1: --用一片CD4532构成8-3线编码器与用两片CD4532构成16线-4线优先编码器文章目录 VerilogHDL程序设计与仿真作业1: --用一片CD ...
FPGA笔记之verilog语言（基础语法篇）
文章目录 FPGA笔记之verilog语言(基础语法篇) 1. verilog 的基础结构 1.1 verilog设计的基本单元--module 1.2 module的使用 1.3 I/O的说明 1. ...

8线-3线编码器的Verilog语言描述

8线-3线编码器的Verilog语言描述相关推荐

最新文章

热门文章