电镀蚀刻后线间余铜短路的问题，可能造成产线品质恶化、进度延误；本文主要通过问题现象把握，异常影响因素确定，以及根据影响因素制订展开一系列试验测试、方案验证并找出问题产生真因，通过真因改善解决异常问题。

电镀蚀刻后线间余铜短路问题即业界上说的“渗镀”异常（以下都称为渗镀），可能造成产线品质恶化、进度延误。由于产生“渗镀”异常一般是在蚀刻后半检才能检查出来，从现状分析看牵涉到线路和电镀两个工序，本文试图通过对问题现象把握，异常影响因素确定，试验测试、方案验证并找出问题产生真因，通过真因改善解决异常问题。

原因分析及试验设计

一、原因分析

正常干膜在显影后、电铜电锡后、蚀刻后、退锡前检查线路都是整齐的，如下图所示。

图1显影后整齐线路

图2电铜电锡后整齐线路

图3蚀刻后整齐线路

导致蚀刻后出现“渗镀”异常主要表现两种状况：

(1) 干膜在线路曝光和显影以及电镀过程中没有收缩，在碱性蚀刻后出现“溶锡”现象，导致蚀刻后渗镀，如下图所示。

图4蚀刻后退锡前发现溶锡

图5蚀刻后渗镀

对于以上现象很容易判断是在电镀和蚀刻工序导致的渗镀，重点改善方向在于电镀和蚀刻。

(2) 干膜在线路曝光和显影以及电镀过程中有松动或者收缩现象，导致线路边缘渗锡，蚀刻后出现渗镀异常，一般此异常线路会不齐直，如犬齿状，如下图所示。

图6干膜有松动或收缩

图7干膜有松动或收缩（SEM×100倍）

图8干膜有松动或收缩（SEM×500倍）

图9蚀刻后线路呈犬齿装

对于以上现象不容易判断是在线路还是电镀工序导致的渗镀，因此需要对两个工序都要排查。

二、 试验设计

1、针对第一种“溶锡”现象导致的渗镀做DOE试验设计，如下表1所示。

表1 DOE试验设计方案

2、由上述DOE试验方案进行部分试验测试，其测试结果如下表2所示。

表2 DOE试验结果

试验结果分析如下图所示。

图10 DOE试验各因素对试验结果OK的分析图

试验小结：

(1) 从上表试验结果看，表现为溶锡导致的渗镀原因主要为氨水种类，蚀刻次数过多和停放时间过长。

(2) 导致本厂批量性溶锡渗镀主要原因为氨水引起，蚀刻次数过多和停放时间只是个别现象。

3、针对干膜在线路曝光和显影以及电镀过程中有松动或者收缩现象，导致线路边缘渗锡，蚀刻后出现渗镀异常。此类异常时有爆发，由于干膜显影后和电镀后发现部分干膜线路不齐整，呈犬齿状，因此怀疑点是干膜和铜面的附着力不足导致，故从影响干膜和铜面附着力等方面做了以下试验。

表3 干膜收缩试验方案和结果分析

从以上试验结果看，影响干膜和铜面附着力不足导致渗镀主要原因有：

（1）曝光能量：曝光能量不足会产生渗镀。

（2）显影点和显影药水浓度：显影点太低会产生渗镀。

（3）电镀振动：电镀振动过大会产生渗镀。

（4）电镀除油剂：不同除油剂和不同干膜会不匹配，产生渗镀。

（5）此外氧化过度也会影响渗镀。

结论

（1） 通过以上分析，因为溶锡导致的渗镀主要原因为氨水对干膜有攻击，因此主要从氨水本身质量，蚀刻次数和放置时间来控制改善。

（2）对于干膜在线路曝光和显影以及电镀过程中有松动或者收缩现象，导致线路边缘渗锡，蚀刻后出现渗镀，主要原因为曝光能量，显影点和显影药水浓度，电镀振动，电镀除油剂以及氧化过度。

渗镀作为PCB正片板一个常见缺陷，很多公司都会存在，以上只是对本公司遇到渗镀进行讨论，但是不同现象有不同原因，形成机理也不同，作为工艺应该立足于现场，看现物分析现象，才能正在把握真因，改善问题！

更多PCB打样工厂信息：https://www.jiepei.com/g35