7 series FPGA DSP48E介绍
DSP48E的计算部分有一个25×18的二进制补码乘法器,接着是3个48位的数据通路多路复用器(X,Y和Z),其后是一个3输入加/减法器或二输入逻辑运算单元。当使用二输入逻辑运算单元时,乘法器不能使用。
A和B数据输入可选择是否寄存输入或选择寄存一级或两级,这样有助于构建多种类型,高度流水化的DSP应用,其他数据输入和控制输入端可选择寄存一级输入。当使用流水寄存器时,DSP48E的运行速率可达550 MHz。
加法器/减法器/逻辑运算单元的输入由上级多路复用器,进位选择逻辑和乘法器所驱动。方程式(11-1)描述了加法器/减法器的输出。CIN及X的输出和Y的输出始终相加。设定ALUMODE=0001可使该和与Z的输出相加或相减:
Adder/Sub Out=(Z±(X+Y+CIN))或(-Z+(X+Y+CIN)-1) (11-1)
一种典型的使用是A,B输入乘后与C输入相加或相减,选择乘法的功能使X,Y多路匐甲器的输入驱动后级的加法器碱法器,乘法器产生的两个43位部分积在输入给加法翱诫法器之前符号FE为48位。
当不使用第1级的乘法器时,两组48位的输入可实现按位操作的逻辑功能,即AND、OR、NOT、NAND、NOR、XOR和XNOR。该功能的输入通过X和Z多路复用器选择,可以是A∶B、C、P或PCIN,而Y多路复用器的输出根据逻辑功能的不同圃定选择为全1或全0。
加法器/减法器或逻辑运算单元可输出给数值检测器,数值检测器使DSP48E单元支持收敛舍入,计数器自动复位和累加器的溢出/下溢/饱和。和逻辑运算单元联合使用,数值检测器可扩展进行两个48位数据的动态比较,可实现如A∶B NAND C==0,或A∶B (bit-wise logic)C==某特定数值的功能。
如图所示为DSP48E的功能简化,7位宽的OPMODE通过控制X、Y和Z多路复用器来选择加法器/减法器和逻辑运算单元的输入。在所有情况下,乘法器得到的43位部分积通过X和Y多路复用器符号扩展为48位输入给加法器/减法器。基于36位操作数和48位累加器输出,“保护位”(即保护不溢出的可用位)的位数是5,这样在溢出前可进行的乘累加(MACC)次数为32。为扩展MACC操作,需要使用MACC-EXTEND特性,该特性允许MACC使用两个DSP48E扩展为96位。如果A端口限定为18位(符号扩展为25),这样有12位的“保护位”给MACC,和V4的DSP48单元一样。在执行乘操作时,CARRYOUT位无效。组合OPMODE、ALUMODE、CARRYINSEL和CARRYIN可控制加法器/减法器和逻辑运算单元的功能。
7 series FPGA DSP48E介绍相关推荐
- 【 FPGA 】7 Series FPGA中对SRL的设计指导
Xilinx 7 Series FPGA and Zynq-7000 All Programmable SoC Libraries Guide for HDL Designs 最近在看关于Ultraf ...
- Xilinx FPGA全局介绍
Xilinx FPGA全局介绍 现场可编程门阵列 (FPGA) 具有诸多特性,无论是单独使用,抑或采用多样化架构,皆可作为宝贵的计算资产:许多设计人员并不熟悉 FPGA,亦不清楚如何将这类器件整合到设 ...
- 【 FPGA 】7 Series FPGA中对MUX的设计指导
目录 MUXF7_D MUXF7_L MUXF8 MUXF8_D MUXF8_L 内容来自:Xilinx 7 Series FPGA and Zynq-7000 All Programmable So ...
- (02)FPGA芯片厂商介绍
(02)FPGA芯片厂商介绍 1.1 目录 1)目录 2)FPGA简介 3)Verilog HDL简介 4)FPGA芯片厂商介绍 5)结语 1.2 FPGA简介 FPGA(Field Programm ...
- (5)ZYNQ FPGA中断介绍
1.1 ZYNQ FPGA中断介绍 1.1.1 本节目录 1)本节目录: 2)本节引言: 3)FPGA简介: 4)ZYNQ FPGA中断介绍: 5)结束语. 1.1.2 本节引言 "不积跬步 ...
- 7a系列mrcc xilinx_Xilinx 7 Series FPGA!型号列表
Xilinx 7 Series FPGA 型号列表 Supported Device(1),(2) Core Version Signaling Environment Virtex-5 XC5VFX ...
- MMCME2_ADV介绍 高级混合模式时钟管理器(7 Series FPGA)
目录 MMCME2_ADV 高级混合模式时钟管理器(Advanced Mixed Mode Clock Manager) Introduction Design Entry Method 端口描述(P ...
- 沧小海笔记本之A7系列FPGA资源介绍
目录 第一部分:I / OBANK部分资源介绍 1.1 I/O BANK概述与ILOGIC资源概述 1.2 IDELAYE2.IDELAYCTRL和OLOGIC的资源介绍 1.3 OSERDES ...
- 赛灵思FPGA——ZYNQ介绍
参考:http://www.zynqbook.com/ ZYNQ架构 双核ARM Cortex-A9 处理器:ARM Cortex-A9 是一个应用级的处理器,能运行完整的像Linux 这样的操作系统 ...
最新文章
- Parallel并行计算合计数据时错误的原因和解决办法
- 2015.08.17 Ubuntu 14.04+cuda 7.5+caffe安装配置
- matplotlib markers的类型
- springboot filter_SpringBoot(二) :web综合开发
- 研发基于GUI的随机数据生成工具(V4.0完整版:设置新窗口显示数据并写入文本文件)
- android编程闪退,软件闪退怎么办
- Flink常用算子Transformation(转换)
- 有 2*n 的一个长方形方格,用一个1*2 的骨牌铺满方格 编写一个程序,试对给出的任意一个n(n0), 输出铺法总数。
- 软件测试应届简历,软件测试应届毕业生个人简历
- BZOJ1123BLO Tarjan割点+乘法原理+dfs
- 阿里定向广告智能投放技术体系
- 张柠评新“三国”:“卧龙吊丧”看得人想吐(转载者痛处:历史什么时候成了中国人的信仰)...
- 一下子搞懂JDBC,看这篇就够了--以MySQL为例。
- GeoServer基础教程
- Win10怎么删除右键菜单里的AMD显卡设置选项
- android加密中RSN是什么,2. RSN数据加密及完整性校验[29][30]
- monty python and the holy grail_电影 蒙迪佩登与圣杯 Monty Python and the Holy Grail 英文剧本.doc...
- 瞻仰了一下Gavin King的风采
- 调制解调器和路由器的区别 (Powercert animated videos)
- 四旋翼微型飞行器设计
热门文章
- ZNNT-5NM 扭矩测量模块
- 对比直立车模控制中的互补滤波、Karlman滤波和参考滤波方案
- 0pp0r11如何更改语言_更改电脑日期的方法
- 机器人售卖雪糕机_智能售货机售货机,冰淇淋厂
- python退出函数_python 退出程序的方式
- php怎么查询今天的数据,php 查询当天的某一时刻范围内的数据怎么写?
- mysql pt_GitHub - hcymysql/pt-kill: Percona PT-kill重构版(PHP)
- 矩阵的直接LU分解法
- PicoBlaze 8 位微控制器
- python之路--网络编程之socket